В уходящем году мы стали свидетелями того, как полупроводниковая индустрия сделала очередной шаг вперед – продемонстрированы работающие прототипы 65-нм микросхем, вовсю ведутся разработки 45-нм технологий. И в очередной раз поднимается вопрос о том, стоит ли продолжать придерживаться статических подходов к учету времени прихода синхроимпульсов при проектировании чипов. В прошлом году мы сообщали о некоторых альтернативах, предлагаемых IBM (см. статью ”Вероятностный подход к проблеме синхронизации быстродействующих чипов”), и на конференции ICCAD, прошедшей на днях в Сан-Хосе, были высказаны новые вопросы и предложены новые методы.
Возникающая проблема с необходимостью учета пути, по которому распространяется электрический импульс в статическом подходе (STA, static timing analysis), не является непреодолимой, стоит лишь аккуратно оценить время прихода импульсов и учитывать разность в дальнейшем. Однако разброс значений все больше определяется не размерами транзисторов, а длиной и формой проводников, соседства с другими элементами, их взаимным влиянием.
Во-первых, традиционные фотолитографические методы уже не позволяют создавать точные образы на поверхности полупроводника – вместо прямоугольников инженеры вынуждены работать с эллипсоидами и фигурами, напоминающими по форме песочные часы. Во-вторых, немало проблем и с толщиной проводников, которая варьируется по их длине. В связи с тем, что в технологических процессах используются химически активные вещества, поверхность медных проводников обладает свойствами, отличными от свойств чистой меди (от себя добавим, что эту проблему, наверное, можно было бы решить, если изготавливать проводники из золота, что не привело бы к значительному удорожанию – 1 грамм золота стоит около двадцати долларов, а на чип уйдет не так уж и много). А ведь высокочастотные токи распространяются в тонком слое вблизи поверхности проводника (благодаря так называемому скин-эффекту). Таким образом, импульсы, следующие с высокой частотой, вынуждены распространяться в слое с неравномерной проводимостью, неравномерной толщины и формы, порой с острыми углами и трещинами, что приводит к дополнительным потерям на излучение.
Еще одна проблема возникла с созданием межслойных отверстий и соединений в многослойных дизайнах, из-за чего в начале внедрения 130-нм норм некоторые производители требовали от дизайнеров наличия избыточного числа соединений, чтобы быть уверенным в наличии контакта. Поэтому сопротивление таких контактов трудно поддается даже предварительной оценке. Также между идущими рядом проводниками нередко возникают нежелательные проводящие «мосты» (в процессах CMP этот эффект не так заметен, но «мосты» все равно иногда остаются, обладая высоким, но конечным сопротивлением). А если учесть, что находящиеся рядом проводники обладают некоторой емкостью, получаются RC-цепочки, сильно замедляющие распространение импульсов.
В этих случаях в дизайнах STA обычно используется наихудший вариант, то есть, оценивается наибольшее время прихода импульсов. В SSTA (statistical static timing analysis, статистический подход) для времени прихода импульса в ключевых точках строится функция плотности вероятности и используются доверительные интервалы, в остальных – обычный подход STA (для экономии времени при дизайне чипов, ведь обрабатывать функции плотности вероятности для всех проводников – дело крайне муторное). В результате применения SSTA получаются вероятностные результаты (к примеру, в ключевой точке чипа с 95% вероятностью время задержки получается равным 30 нс, и с 15% — 25 нс), дающие возможность оценить выход годных чипов и принять решение.
По прошествии года, можно отметить, что к SSTA начали проявлять интерес академические круги (Университет Калифорнии в Сан-Диего) и компании-дизайнеры чипов (eASIC, ViASIC, PMC-Sierra, Fulcrum Microsystems). Как ожидается, PMC-Sierra использует SSTA-технологию Fulcrum в дизайнах внутренних шин своих «систем-на-чипе» (system-on-chip), построенных на базе асинхронных микропроцессоров на архитектуре MIPS. Кстати, в технологии Fulcrum учитывается три логических состояния: «1», «0», и «не готов».