Elpida Memory анонсировала новую технологию выпуска чипов и низкоимпедансных иерархических I/O интерфейсов, позволяющую выпускать чипы памяти DRAM с производительностью до 1 Гбит/с на контакт при напряжении питания 1,8 В. Технология уже опробована компанией при выпуске 512 Мбит чипов DDR-II SDRAM с 0,13 мкм нормами техпроцесса, которые показали производительность в 7,5 раз большую, чем чипы PC133 SDRAM и на 75% большую, нежели чипы DDR 266.
Скорость обмена 1 Gbps при напряжении питания 1,8 В требует точной синхронизации тактовых импульсов регенерации с рассогласованием не более 30 пс. Такая производительность также требует уменьшения цикла чтения/записи до уровня менее 4 нс и времени выборки менее 8 нс.
Новая технология от Elpida удовлетворяет этим параметрам, в том числе, выдвигаемым к памяти стандарта DDR-II. Более того, по заявлению компании, эта технология может быть адаптирована для выпуска следующего поколения DRAM - DDR-III.
Новая технология от Elpida использует цифровые цепи задержки сигнала (delay-locked-loop DLL) и контроля крутизны сигнала на выходных буферах. При этом, задержки в выходных буферах не превышают 10 пс. Применение новой низкоимпедансной иерархической I/O архитектуры для позволяет снизить нагрузку I/O цепей на 50% и довести цикл чтения/записи до 2,2 нс.
Документы, подробно описывающие новую технологию: 1-Gb/s/pin 512-Mb DDR-II SDRAM using a digital DLL and a slew-rate-controlled output buffer (PDF: 388KB) 1-Gb/s/pin Multi-Gigabit DRAM Design with Low Impedance Hierarchial I/O Architecture (PDF: 107KB)