Еще одно сообщение о прогрессе в области миниатюризации электроники пришло одновременно с новостью о 45-нм 6-транзисторной ячейке SRAM бельгийской IMEC. IBM также сообщает о создании ячейки SRAM, но уже с соблюдением норм 32-нм техпроцесса. Площадь ячейки составляет 0,143 кв. мкм, что примерно в 9 раз меньше, чем площадь современных ячеек статической оперативной памяти, выполненных по 90-нм нормам. Детали своей технологии IBM раскроет на этой неделе, в ходе IEDM.
Утверждается, что ячейка обладает статическим шумом не более 150 мВ при напряжении питания 1 В, по уровню тока утечки удовлетворяет требования, выдвигаемым к 32-нм устройствам.
Ячейки SRAM IBM выполнены по традиционной архитектуре, только в уменьшенных масштабах, и на привычной уже в IBM диэлектрической подложке толщиной 1 нм (отработанная уже технология silicon-on-insulator). Дополнительно, была применена улучшенная структура перехода исток-сток и силицид кобальта (CoSi) вместо силицида никеля (NiSi). Однако, в отличие от IMEC, некоторые детали ячейки выполнить с применением обычных 193-нм инструментов не удалось и пришлось использовать электронно-лучевую литографию.