Мы продолжаем изучение важнейших характеристик высокоскоростных модулей DDR2 с помощью универсального тестового пакета RightMark Memory Analyzer. Сегодня мы рассмотрим первые модули памяти высокоскоростной неофициальной категории «DDR2-1066» от Corsair, поддерживающие расширения стандарта SPD EPP (Enhanced Performance Profiles), совместно разработанные компаниями Corsair и NVIDIA — 2-ГБ двухканальный комплект XMS2-8500C5, ориентированный на платформу AMD «AM2».Информация о производителе модуля
Производитель модуля: Corsair Memory
Производитель микросхем модуля: неизвестен
Сайт производителя модуля: www.corsairmemory.com/corsair/xms2.htmlВнешний вид модуля
Фото модуля памяти
Расшифровка Part Number модуля
Руководство по расшифровке Part Number модулей памяти DDR2 серии XMS2 на сайте производителя отсутствует. В брошюре модулей TWIN2X1024-8500 указывается, что продукт представляет собой комплект из двух модулей объемом 1 ГБ каждый, основанных на 16 микросхемах 64M x8. Модули поддерживают открытый стандарт EPP (расширение SPD), совместно разработанный компаниями Corsair и NVIDIA и позволяющий автоматически настраивать модули на максимальное быстродействие на материнских платах, обладающих поддержкой этого стандарта. Производитель на 100% гарантирует функционирование модулей в режиме DDR2-1066 при таймингах профиля EPP 5-5-5-15-2T и питающем напряжении 2.2 В, однако в «стандартной» части SPD в качестве режима по умолчанию прописан максимальный стандартный режим DDR2-800 с таймингами 5-5-5-15.Данные микросхемы SPD модуля
Описание общего стандарта SPD:
Описание специфического стандарта SPD для DDR2:
| Параметр | Байт | Значение | Расшифровка |
|---|---|---|---|
| Фундаментальный тип памяти | 2 | 08h | DDR2 SDRAM |
| Общее количество адресных линий строки модуля | 3 | 0Eh | 14 (RA0-RA13) |
| Общее количество адресных линий столбца модуля | 4 | 0Ah | 10 (CA0-CA9) |
| Общее количество физических банков модуля памяти | 5 | 61h | 2 физических банка |
| Внешняя шина данных модуля памяти | 6 | 40h | 64 бит |
| Уровень питающего напряжения | 8 | 05h | SSTL 1.8V |
| Минимальная длительность периода синхросигнала (tCK) при максимальной задержке CAS# (CL X) | 9 | 25h | 2.50 нс (400.0 МГц) |
| Тип конфигурации модуля | 11 | 00h | Non-ECC |
| Тип и способ регенерации данных | 12 | 82h | 7.8125 мс — 0.5x сокращенная саморегенерация |
| Ширина внешнего интерфейса шины данных (тип организации) используемых микросхем памяти | 13 | 08h | x8 |
| Ширина внешнего интерфейса шины данных (тип организации) используемых микросхем памяти ECC-модуля | 14 | 00h | Не определено |
| Длительность передаваемых пакетов (BL) | 16 | 0Ch | BL = 4, 8 |
| Количество логических банков каждой микросхемы в модуле | 17 | 04h | 4 |
| Поддерживаемые длительности задержки CAS# (CL) | 18 | 30h | CL = 5, 4 |
| Минимальная длительность периода синхросигнала (tCK) при уменьшенной задержке CAS# (CL X-1) | 23 | 37h | 3.70 нс (270.3 МГц) |
| Минимальная длительность периода синхросигнала (tCK) при уменьшенной задержке CAS# (CL X-2) | 25 | 00h | Не определено |
| Минимальное время подзарядки данных в строке (tRP) | 27 | 32h | 12.5 нс 5.0, CL = 5 3.37, CL = 4 |
| Минимальная задержка между активизацией соседних строк (tRRD) | 28 | 1Eh | 7.5 нс 3.0, CL = 5 2.03, CL = 4 |
| Минимальная задержка между RAS# и CAS# (tRCD) | 29 | 32h | 12.5 нс 5.0, CL = 5 3.37, CL = 4 |
| Минимальная длительность импульса сигнала RAS# (tRAS) | 30 | 2Dh | 45.0 нс 18.0, CL = 5 12.16, CL = 4 |
| Емкость одного физического банка модуля памяти | 31 | 80h | 512 МБ |
| Период восстановления после записи (tWR) | 36 | 3Ch | 15.0 нс 6.0, CL = 5 4.05, CL = 4 |
| Внутренняя задержка между командами WRITE и READ (tWTR) | 37 | 1Eh | 7.5 нс 3.0, CL = 5 2.03, CL = 4 |
| Внутренняя задержка между командами READ и PRECHARGE (tRTP) | 38 | 1Eh | 7.5 нс 3.0, CL = 5 2.03, CL = 4 |
| Минимальное время цикла строки (tRC) | 41, 40 | 37h, 00h | 55.0 нс 22.0, CL = 5 14.86, CL = 4 |
| Период между командами саморегенерации (tRFC) | 42, 40 | 4Bh, 00h | 75.0 нс 30.0, CL = 5 20.27, CL = 4 |
| Максимальная длительность периода синхросигнала (tCKmax) | 43 | 80h | 8.0 нс |
| Номер ревизии SPD | 62 | 12h | Ревизия 1.2 |
| Контрольная сумма байт 0-62 | 63 | 98h | 152 (верно) |
| Идентификационный код производителя по JEDEC | 64-71 | 7Fh, 7Fh, 9Eh | Corsair |
| Part Number модуля | 73-90 | — | CM2X1024-8500 |
| Дата изготовления модуля | 93-94 | 00h, 00h | Не определено |
| Серийный номер модуля | 95-98 | 00h, 00h, 00h, 00h | Не определено |
Содержимое «стандартной» части SPD можно считать привычным для модулей Corsair. Максимальный скоростной режим, на который рассчитаны модули, характеризуется временем цикла 2.5 нс (частота 400 МГц, режим DDR2-800). Этому режиму соответствует первое из поддерживаемых значений tCL = 5, а полная схема таймингов записывается в виде 5-5-5-18, что немного не совпадает с характеристиками, заявленными производителем в краткой документации модулей (DDR2-800, тайминги 5-5-5-15). Уменьшенному значению задержки сигнала CAS# (CL X-1 = 4) соответствует нестандартный период синхросигнала 3.7 нс, что соответствует частоте 270 МГц — вероятно, под этим имеется в виду режим DDR2-533 с временем цикла 3.75 нс. Тем не менее, не совсем корректное значение периода синхросигнала приводит к нецелым значениям в схеме таймингов, которую можно записать (с округлением до десятых) как 4-3.4-3.4-12.2, которая скорее всего округлится большинством BIOS материнских плат до 4-4-4-13 (в сторону больших целых значений). Вообще, режим DDR2-533 явно не является актуальным для столь высокоскоростных модулей, так что эти значения вряд ли вообще имеют смысл — пожалуй, было бы разумнее их и вовсе исключить из SPD.
Идентификационный код производителя и Part Number модуля указаны верно, тем не менее, как и в остальных модулях Corsair, в микросхеме SPD настоящих модулей отсутствуют данные о дате изготовления и серийном номере модулей.
Что ж, рассмотрим теперь важнейшую информацию «нестандартной» части SPD, соответствующей профилям EPP и представленной байтами 99-127.
Описание стандарта EPP:
| Параметр | Байт(ы) (биты) | Значение | Расшифровка |
|---|---|---|---|
| Строка идентификации EPP | 99-101 | 4E566Dh | Есть поддержка SPD EPP |
| Тип профилей EPP | 102 | B1h | Расширенные профили |
| Профиль оптимальной производительности | 103 (1:0) | 01h | Профиль 1 |
| Используемые профили | 103 (7:4) | 03h | Профиль 0: присутствует Профиль 1: присутствует |
| Профиль №0 | |||
| Уровень питающего напряжения | 104 (6:0) | 08h | 2.0 V |
| Задержка передачи адреса (Addr CMD rate) | 104 (7) | 01h | 2T |
| Время цикла (tCK) | 109 | 25h | 2.50 нс (200.0 МГц) |
| Задержка CAS# (tCL) | 110 | 10h | 4 |
| Минимальная задержка между RAS# и CAS# (tRCD) | 111 | 28h | 10.0 нс (4) |
| Минимальное время подзарядки данных в строке (tRP) | 112 | 28h | 10.0 нс (4) |
| Минимальная длительность импульса сигнала RAS# (tRAS) | 113 | 1Eh | 30.0 нс (12) |
| Период восстановления после записи (tWR) | 114 | 3Ch | 15.0 нс (6) |
| Минимальное время цикла строки (tRC) | 115 | 37h | 55.0 нс (22) |
| Профиль №1 | |||
| Уровень питающего напряжения | 116 (6:0) | 10h | 2.2 V |
| Задержка передачи адреса (Addr CMD rate) | 117 (7) | 01h | 2T |
| Время цикла (tCK) | 121 | 1Eh | 1.875 нс (266.7 МГц) |
| Задержка CAS# (tCL) | 122 | 20h | 5 |
| Минимальная задержка между RAS# и CAS# (tRCD) | 123 | 26h | 9.5 нс (5.06) |
| Минимальное время подзарядки данных в строке (tRP) | 124 | 26h | 9.5 нс (5.06) |
| Минимальная длительность импульса сигнала RAS# (tRAS) | 125 | 1Ch | 28.0 нс (14.93) |
| Период восстановления после записи (tWR) | 126 | 3Ch | 15.0 нс (8) |
| Минимальное время цикла строки (tRC) | 127 | 37h | 55.0 нс (29.33) |
Видно, что рассматриваемые модули поддерживают стандарт EPP и содержат информацию о двух «расширенных» профилях (возможный вариант — наличие четырех «сокращенных» профилей, в которых опущена большая часть тонких настроек задержек и силы тока различных сигнальных линий). Первому из этих профилей (профилю №0) соответствует время цикла 2.5 нс, т.е. режим DDR2-800, однако в отличие от данных стандартной части SPD, в профиле EPP №0 для этого режима прописаны тайминги 4-4-4-12, задержка адресно-командного интерфейса 2T и питающее напряжение 2.0 V, а также прочие параметры различных тонких настроек временного и электрического характера, не представленные в таблице. Второй из профилей EPP (профиль №1) помечен как «оптимальный» (рекомендованный к использованию по умолчанию) и соответствует режиму DDR2-1066 со временем цикла 1.875 нс. Соответствующая для этого случая схема таймингов не может быть представлена целыми числами и записывается как 5-5.06-5.06-14.93, что, очевидно, должно быть воспринято материнскими платами, поддерживающими EPP, как 5-5-5-15. Задержки адресно-командного интерфейса в этом случае также составляют значение 2T, а питающее напряжение увеличено до 2.2 V.Конфигурации тестовых стендов
Стенд №1
- Процессор: AMD Athlon 64 X2 4800+ (Socket AM2), частота 2.4 ГГц (200 x12)
- Чипсет: NVIDIA nForce4 SLI X16, MCP590
- Материнская плата: ASUS M2N32-SLI Deluxe, версия BIOS 0603 от 06/27/2006
- Память: 2x1024 МБ Corsair XMS2-8500C5 в режиме DDR2-800, частота 400 МГц (2400 /6), SLI-Ready Memory: «Disabled»
Стенд №2
- Процессор: AMD Athlon 64 X2 4800+ (Socket AM2), частота 2.4 ГГц (200 x12)
- Чипсет: NVIDIA nForce4 SLI X16, MCP590
- Материнская плата: ASUS M2N32-SLI Deluxe, версия BIOS 0603 от 06/27/2006
- Память: 2x1024 МБ Corsair XMS2-8500C5 в режиме DDR2-800, частота 400 МГц (2400 /6), SLI-Ready Memory: «High Performance»
Стенд №3
- Процессор: AMD Athlon 64 X2 4800+ (Socket AM2), частота 2.4 ГГц (240 x10)
- Чипсет: NVIDIA nForce4 SLI X16, MCP590
- Материнская плата: ASUS M2N32-SLI Deluxe, версия BIOS 0603 от 06/27/2006
- Память: 2x1024 МБ Corsair XMS2-8500C5 в режиме DDR2-1066, частота 480 МГц (2400 /5), SLI-Ready Memory: «Optimal» или «High Frequency», SLI-OC: «Disabled».
Стенд №4
- Процессор: AMD Athlon 64 X2 4800+ (Socket AM2), частота 2.67 ГГц (267 x10), напряжение 1.55 V
- Чипсет: NVIDIA nForce4 SLI X16, MCP590
- Материнская плата: ASUS M2N32-SLI Deluxe, версия BIOS 0603 от 06/27/2006
- Память: 2x1024 МБ Corsair XMS2-8500C5 в режиме DDR2-1066, частота 533 МГц (2670 /5), SLI-Ready Memory: «Optimal» или «High Frequency», SLI-OC: «Max»
Тесты производительности
В тестах принимала участие материнская плата ASUS M2N32-SLI Deluxe, поддерживающая модули памяти с EPP. В настройках BIOS этой материнской платы включение/выключение использования профилей EPP именуется параметром «SLI-Ready Memory», который может принимать значения «Disabled», «Optimal», «High Performance» и «High Frequency». Очевидно, что «Disabled» соответствует использованию стандартной информации из SPD для настройки подсистемы памяти, «Optimal» соответствует оптимальному профилю (в соответствии с самими данными EPP), а оставшиеся варианты «High Performance» и «High Frequency» — профилям, характеризующимися максимальной производительностью (это понятие является достаточно широким, поэтому выбор конкретного профиля, видимо, зависит от конкретных модулей памяти) и максимальной тактовой частотой памяти. Дополнением к опции «SLI-Ready Memory» является настройка «SLI-OC», позволяющая разгонять процессор на требуемое количество процентов (от 0%, т.е. отсутствия разгона, до 14% с шагом 1%, плюс вариант «MAX», видимо, соответствующий 15% максимального разгона) для достижения максимальной производительности подсистемы памяти. Производитель материнской платы предупреждает, что включение этого режима может потребовать дополнительного увеличения питающего напряжения процессора, что вполне естественно. Помимо этих опций, материнская плата ASUS M2N32-SLI Deluxe предоставляет огромное количество настроек различных параметров таймингов, поддерживаемых новым DDR2-контроллером процессоров «AM2» (от стандартных tCL, tRCD, tRP и tRAS до самых малозначительных и неочевидных, вроде tRDRD/tWRWR), а также различных тонких настроек задержек и величин электрического характера, предусмотренных новым стандартом EPP. Подавляющее большинство этих параметров в наших исследованиях принимали значение по умолчанию («Auto»), т.е. мы целиком и полностью полагались на автоматическую оптимизацию рабочих характеристик подсистемы памяти согласно информации, записанной в профилях EPP.
Мы использовали четыре различных варианта тестирования настоящих модулей:
1. SLI-Ready Memory: Disabled, что соответствует использованию режима по умолчанию из SPD, т.е. DDR2-800 с таймингами 5-5-5-18 и задержками командного интерфейса 2T
2. SLI-Ready Memory в положении «High Performance», которому, как оказалось, также соответствует режим DDR2-800, но уже с задержками 4-4-4-12-2T, отвечающими профилю №0 из EPP.
3. SLI-Ready Memory в положении «Optimal» или «High Frequency», что в случае данных модулей одно и то же, т.к. в содержимом EPP «оптимальным» обозначен профиль №1, соответствующий максимальной тактовой частоте. Что интересно, в этом режиме материнская плата самостоятельно переконфигурировала частоту системной шины и множитель процессора так, чтобы его тактовая частота оставалась на прежнем уровне (2400 МГц = 240 МГц x10), но при этом тактовая частота памяти, соответственно, возросла с 400 до 480 МГц (2400 /5). Схема таймингов в этом случае также выбралась в соответствии с данными профиля №1 — 5-5-5-15-2T.
4. Последний режим тестирования аналогичен предыдущему, но мы позволили материнской плате дополнительно разогнать процессор настолько, насколько это необходимо, выставив опцию «SLI-OC» в положение «MAX» (как мы уже отмечали выше, по-видимому, допускающей не более 15% разгона процессора). Параллельно с этим мы увеличили напряжение на ядре процессора до 1.55 В, дабы быть уверенным в стабильности его функционирования на повышенной частоте. Последняя в этом случае оказалась равной 2670 МГц (267 МГц x10) — нетрудно видеть, что именно такая частота оказывается достаточной для того, чтобы частота шины памяти составила примерно 533 МГц (2670 /5). Таким образом, разгон процессора составил примерно 11%.
| Параметр | Стенд №1 | Стенд №2 | Стенд №3 | Стенд №4 |
|---|---|---|---|---|
| Тайминги | 5-5-5-18-2T | 4-4-4-12-2T | 5-5-5-15-2T | 5-5-5-15-2T |
| Средняя ПСП на чтение, МБ/с | 3934 | 4051 | 4178 | 4668 |
| Средняя ПСП на запись, МБ/с | 3284 | 3383 | 3488 | 3891 |
| Макс. ПСП на чтение, МБ/с | 7813 | 7976 | 8081 | 9041 |
| Макс. ПСП на запись, МБ/с | 6927 | 6938 | 6899 | 7711 |
| Минимальная латентность псевдослучайного доступа, нс | 28.1 | 26.7 | 25.4 | 22.7 |
| Максимальная латентность псевдослучайного доступа, нс | 31.0 | 29.5 | 28.4 | 25.4 |
| Минимальная латентность случайного доступа*, нс | 80.3 | 76.6 | 73.9 | 66.4 |
| Максимальная латентность случайного доступа*, нс | 85.4 | 82.8 | 76.2 | 68.3 |
*размер блока 32 МБ
Результаты тестов во всех четырех режимах достаточно очевидны. Различия между первыми двумя режимами, отличающимися лишь схемой таймингов, наименее выражены. Максимально достижимая реальная ПСП составляет примерно 7.8-7.9 ГБ, что хорошо согласуется с уже известным фактом, что для «одноядерного» обращения со стороны процессоров AMD «AM2» даже DDR2-800 (в двухканальном режиме) оказывается явно излишней. В соответствии с этим же фактом, величины ПСП, наблюдаемые в третьем режиме (при частоте памяти 480 МГц, т.е. «DDR2-960»), практически не отличаются от величин, наблюдаемых в первых двух случаях. Использование более высокой частоты памяти при сохранении частоты процессора на уровне 2.4 ГГц приводит лишь к некоторому уменьшению задержек, особенно заметному при случайном доступе к памяти. И только в последнем случае (стенд №4), при разгоне процессора до 2.67 ГГц (на 11%) максимальная реальная ПСП возрастает до величин порядка 9.0 ГБ/с, т.е. примерно на те же 11%. Вместе с этим наблюдается дополнительное уменьшение задержек, связанное с уменьшением абсолютных показателей таймингов (5-5-5-15 при 533 МГц — это меньше, чем та же самая схема, но при 480 МГц).
Тесты стабильности
Значения таймингов, за исключением tCL, варьировались «на ходу» благодаря встроенной в тестовый пакет RMMA возможности динамического изменения поддерживаемых чипсетом настроек подсистемы памяти (использовалась промежуточная версия RMMA 3.7, уже поддерживающая контроллер памяти DDR2 процессоров «AM2»). Устойчивость функционирования подсистемы памяти определялась с помощью вспомогательной утилиты RightMark Memory Stability Test, входящей в состав тестового пакета RMMA.
| Параметр | Стенд №1 | Стенд №2 | Стенд №3 | Стенд №4 |
|---|---|---|---|---|
| Тайминги | 4-4-3-1T (2.0 V) | 4-4-3-1T (2.0 V) | 5-4-3-2T (2.2 V) | 5-5-4-2T (2.2 V) |
| Средняя ПСП на чтение, МБ/с | 4171 | 4174 | 4170 | 4664 |
| Средняя ПСП на запись, МБ/с | 3429 | 3456 | 3335 | 3740 |
| Макс. ПСП на чтение, МБ/с | 8128 | 8154 | 8109 | 9012 |
| Макс. ПСП на запись, МБ/с | 6846 | 6854 | 6916 | 7723 |
| Минимальная латентность псевдослучайного доступа, нс | 25.3 | 25.2 | 25.4 | 22.8 |
| Максимальная латентность псевдослучайного доступа, нс | 28.1 | 28.1 | 28.5 | 25.5 |
| Минимальная латентность случайного доступа*, нс | 77.9 | 77.5 | 74.8 | 66.0 |
| Максимальная латентность случайного доступа*, нс | 80.5 | 79.6 | 76.8 | 67.9 |
*размер блока 32 МБ
Напряжение питания модулей в первом случае выставлялось вручную в соответствии с рекомендациями производителя, выраженными в профилях EPP (2.0 В для DDR2-800), во всех остальных случаях мы полагались исключительно на материнскую плату, способную настраивать компоненты системы автоматически в соответствии с данными профилей EPP. Минимально достижимая схема таймингов в первых двух случаях, при частоте памяти 400 МГц, составила 4-4-3 при уменьшенной задержке командного интерфейса 1T (значения тайминга tRAS, как всегда, не участвуют в данной схеме, т.к. его можно выставить любым, вплоть до 5, без особых последствий для стабильности подсистемы памяти). Как и следовало ожидать, использование такой схемы привело лишь к некоторому дополнительному снижению задержек (по сравнению со стандартными схемами 4-4-4-12 и, в особенности, 5-5-5-18), но практически не сказалось на величинах ПСП.
В третьем случае, при частоте памяти 480 МГц, минимально возможная стабильная схема таймингов оказалась равной 5-4-3 при задержках командного интерфейса 2T. Увеличение частоты памяти до 533 МГц (стенд №4) в принципе позволило использовать такую же схему таймингов, однако при работе достаточно быстро возникали ошибки. Поэтому минимально возможной схемой таймингов в «родном» режиме DDR2-1066 оказалась схема 5-5-4 при величине задержек командного интерфейса 2T. Тем не менее, такой «разгон по таймингам» практически никак не сказался на величинах ПСП (как и в первых двух случаях), а также реально наблюдаемых задержках при доступе в память.Итоги
Исследованные модули Corsair XMS2-8500C5 проявили себя в качестве высокоскоростных модулей класса high-end, способных функционировать как в официальном режиме DDR2-800, так и в неофициальном максимально скоростном режиме DDR2-1066 (при умеренно высоком питающем напряжении 2.2 В). Рассматриваемые модули, содержащие в своей микросхеме SPD данные нового открытого стандарта EPP проявили полную совместимость с материнской платой ASUS M2N32-SLI Deluxe, поддерживающей данный стандарт. Как и рассмотренные ранее модули памяти Corsair XMS2-8500, настоящие модули обладают умеренным разгонным потенциалом по таймингам (по сравнению с более ранними «топовыми» предложениями от Corsair) — в официальном режиме DDR2-800 они способны функционировать при схеме таймингов 4-4-3-1T (напряжение питания 2.0 В), тогда как функционирование в максимально скоростном режиме DDR2-1066 требует увеличения этой схемы до значений 5-5-4-2T, все же несколько меньших по сравнению с рекомендуемой производителем схемой 5-5-5-2T.
Средняя текущая цена (количество предложений) в московской рознице:
| Модули памяти Corsair DDR2-1066 XMS2-8500C5 2 x 1ГБ | Н/Д(0) |
