Модули памяти Chaintech Apogee GT DDR2-800+ (PC2-6400) с низкими задержками
Сегодня мы рассмотрим модули от компании Chaintech, хорошо известной нашим читателям, как производитель видеокарт и ранее — системных плат. Перед нами комплект небольшого по современным меркам объема — всего 1 ГБ, однако, такой объем все еще актуален для пользователей компьютеров в скромной конфигурации, не торопящихся с переходом на MS Vista, а предпочитающих Windows XP и Linux, вдобавок, модули имеют сниженные тайминги и систему охлаждения, напоминающую запатентованную Corsair DHX, однако без дополнительного контакта с печатной платой модуля, а лишь с поверхностью чипов.
Информация о производителе модуля
Производитель модуля: Walton Chaintech Corporation
Производитель микросхем модуля: неизвестен
Сайт производителя модуля: Walton Chaintech
Внешний вид модуля
Part Number модуля
Руководство по расшифровке Part Number модулей памяти DDR2 на сайте производителя отсутствует. Из более чем краткого описания на сайте и по обозначениям на самих модулях, можно заключить, что продукт представляет собой комплект из двух модулей с низкими задержками (CL4) объемом 512 KБ каждый, основанных на 16 микросхемах в BGA-упаковке с конфигурацией 64M x 8. Производитель гарантирует стабильную работу модулей в режиме DDR2-800 при таймингах 4-4-4-12 и питающем напряжении 1,95 В, а также DDR2-900 при таймингах 5-5-5-15 и напряжении 2,1 В. В микросхеме SPD в качестве режима по умолчанию выбран режим DDR2-800 со схемой таймингов 5-5-5-15 и напряжением питания 1,8 В.
Данные микросхемы SPD модуля
Описание общего стандарта SPD:
Описание специфического стандарта SPD для DDR2:
| Параметр |
Байт |
Значение |
Расшифровка |
| Фундаментальный тип памяти |
2 |
08h |
DDR2 SDRAM |
| Общее количество адресных линий строки модуля |
3 |
0Eh |
14 (RA0-RA13) |
| Общее количество адресных линий столбца модуля |
4 |
0Ah |
10 (CA0-CA9) |
| Общее количество физических банков модуля памяти |
5 |
60h |
1 физический банк |
| Внешняя шина данных модуля памяти |
6 |
40h |
64 бит |
| Уровень питающего напряжения |
8 |
05h |
SSTL 1.8V |
| Минимальная длительность периода синхросигнала (tCK) при максимальной задержке CAS# (CL X) |
9 |
25h |
2.50 нс (400 МГц) |
| Тип конфигурации модуля |
11 |
00h |
Non-ECC |
| Тип и способ регенерации данных |
12 |
02h |
Очевидно, «имелось в виду» 82h, что соответствует значению 7.8125 мс — 0.5x сокращенная саморегенерация |
| Ширина внешнего интерфейса шины данных (тип организации) используемых микросхем памяти |
13 |
08h |
x8 |
| Ширина внешнего интерфейса шины данных (тип организации) используемых микросхем памяти ECC-модуля |
14 |
00h |
Не определено |
| Длительность передаваемых пакетов (BL) |
16 |
0Ch |
BL = 4, 8 |
| Количество логических банков каждой микросхемы в модуле |
17 |
04h |
4 |
| Поддерживаемые длительности задержки CAS# (CL) |
18 |
38h |
CL = 5, 4, 3 |
| Минимальная длительность периода синхросигнала (tCK) при уменьшенной задержке CAS# (CL X-1) |
23 |
3Dh |
3.75 нс (266.7 МГц) |
| Минимальная длительность периода синхросигнала (tCK) при уменьшенной задержке CAS# (CL X-2) |
25 |
50h |
5.00 нс (200.0 МГц) |
| Минимальное время подзарядки данных в строке (tRP) |
27 |
32h |
12.5 нс 5, CL = 5 3.33, CL = 4 2.5, CL = 3 |
| Минимальная задержка между активизацией соседних строк (tRRD) |
28 |
1Eh |
7.5 нс 3, CL = 5 2, CL = 4 1.5, CL = 3 |
| Минимальная задержка между RAS# и CAS# (tRCD) |
29 |
32h |
12.5 нс 5, CL = 5 3.33, CL = 4 2.5, CL = 3 |
| Минимальная длительность импульса сигнала RAS# (tRAS) |
30 |
25h |
37.0 нс 15, CL = 5 10, CL = 4 7.4, CL = 3 |
| Емкость одного физического банка модуля памяти |
31 |
80h |
512 МБ |
| Период восстановления после записи (tWR) |
36 |
3Ch |
15.0 нс 6, CL = 5 4, CL = 4 3, CL = 3 |
| Внутренняя задержка между командами WRITE и READ (tWTR) |
37 |
1Eh |
7.5 нс 3, CL = 5 2, CL = 4 1.5, CL = 3 |
| Внутренняя задержка между командами READ и PRECHARGE (tRTP) |
38 |
1Eh |
7.5 нс 3, CL = 5 2, CL = 4 1.5, CL = 3 |
| Минимальное время цикла строки (tRC) |
41, 40 |
39h, 30h |
57.5 нс 23, CL = 5 15.3, CL = 4 11.5, CL = 3 |
| Период между командами саморегенерации (tRFC) |
42, 40 |
69h, 30h |
105.0 нс 42, CL = 5 28, CL = 4 21, CL = 3 |
| Максимальная длительность периода синхросигнала (tCKmax) |
43 |
80h |
8.0 нс |
| Номер ревизии SPD |
62 |
12h |
Ревизия 1.2 |
| Контрольная сумма байт 0-62 |
63 |
D3h |
211 (верно) |
| Идентификационный код производителя по JEDEC |
64-71 |
00h, 00h |
Не определено |
| Part Number модуля |
73-90 |
— |
NU5108E32-800P100 |
| Дата изготовления модуля |
93-94 |
07h, 10h |
2007 год, 16 неделя |
| Серийный номер модуля |
95-98 |
F0h, 31h, 0Bh, 14h |
140B31F0h |
В SPD поддерживаются все три возможных значения задержки сигнала CAS# — 5, 4 и 3. Первому (CL X = 5) соответствует режим функционирования DDR2-800 (время цикла 2.5 нс, частота 400 МГц) со схемой таймингов 5-5-5-15 (ровно), второму значению задержки сигнала CAS# (CL X-1 = 4) соответствует режим DDR2-533 (время цикла 3.75 нс, частота 266.7 МГц) с нестандартной схемой таймингов 4-3,27-3,27-10. Наконец, последнему значению задержки сигнала CAS# (CL X-2 = 3) соответствует режим DDR2-400, также с «нецелой» схемой таймингов 3-2,5-2,5-7,4
Довольно странно отсутствие достаточно распространенного режима DDR2-667, тем более, что вручную установить такой режим с типичной схемой таймингов 4-4-4-12 на стандартном напряжении не составило труда.
Номер ревизии SPD и контрольная сумма указаны верно, идентификационный код производителя отсутствует, а серийный номер модуля и Part Number модуля не полностью соответствуют указанному на самих модулях.
Поддержка расширений SPD стандарта EPP в рассматриваемых модулях не предусмотрена.
Конфигурация тестового стенда
- Процессор: AMD Athlon 64 X2 4000+ (Socket AM2), 2.0 ГГц (200 x10)
- Чипсет: NVIDIA nForce 590 SLI
- Материнская плата: ASUS M2N32 WS Professional, версия BIOS 1601 от 08/10/2007
Результаты исследования
Испытание модулей проводилось в двух «направлениях». В первом случае задача состояла в достижении максимальной частоты при использовании минимальной рекомендованной схемы таймингов (4-4-4-12), для чего мы протестировали модули сначала на рекомендованном напряжении 1,95 В, а затем повышали частоту FSB и напряжение, в качестве предельного значения напряжения были установлены 2,3 В, относительно безопасные для современных чипов DDR2 (при условии достаточного теплоотвода). Во втором случае мы установили рекомендованную повышенную частоту, соответствующую DDR2-900 в сочетании со схемой таймингов 5-5-5-15 и напряжением 2,1 и также увеличивали частоту и напряжение (до 2,3 В), чтобы выяснить частотный предел данных модулей.
| |
Chaintech Apogee GT DDR2-800+ |
Частота процессора, МГц
(частота FSB x FID) |
2000
(200x10) |
2000
(200x10) |
2120
(212x10) |
2250
(225x10) |
2330
(233x10) |
Частота памяти, МГц
(DDR2 МГц) |
400
(800) |
400
(800) |
424
(848) |
450
(900) |
466
(932) |
| Тайминги памяти по умолчанию, напряжение |
5-5-5-15-1T,
1,8 В |
4-4-4-12-1T,
1,95 В |
4-4-4-12-1T,
2,3 В |
5-5-5-15-2T,
2,1 В |
5-5-5-15-2T,
2,3 В |
| Минимальные тайминги памяти, напряжение |
(не изучалось) |
те же,
вплоть до 2,3 В |
(не изучалось) |
те же,
вплоть до 2,3 В |
(не изучалось) |
Средняя ПСП на чтение (МБ/с),
1 ядро |
3494 |
3608 |
3802 |
3857 |
3997 |
Средняя ПСП на запись (МБ/с),
1 ядро |
1982 |
2053 |
2165 |
2211 |
2295 |
Макс. ПСП на чтение (МБ/с),
1 ядро |
6605 |
6617 |
6982 |
7198 |
7453 |
Макс. ПСП на запись (МБ/с),
1 ядро |
5706 |
5717 |
6033 |
6380 |
6607 |
Средняя ПСП на чтение (МБ/с),
2 ядра |
6315 |
6506 |
6924 |
6778 |
7008 |
Средняя ПСП на запись (МБ/с),
2 ядра |
3106 |
3197 |
3412 |
3222 |
3347 |
Макс. ПСП на чтение (w/PF, МБ/с),
2 ядра |
9260 |
9811 |
10367 |
9620 |
9913 |
Макс. ПСП на запись (NT, МБ/с),
2 ядра |
5184 |
5604 |
5924 |
5762 |
5970 |
| Минимальная латентность псевдослучайного доступа, нс |
30,4 |
29,0 |
27,5 |
28,4 |
27,4 |
| Минимальная латентность случайного доступа*, нс |
87,8 |
85,2 |
80,7 |
82,1 |
79,3 |
| DOOM III (Low@640×480), fps |
114,8 |
116,2 |
123,1 |
127,2 |
131,7 |
| FarCry (Low@640×480), fps |
166,7 |
170,0 |
178,8 |
182,1 |
188,3 |
*размер блока 32 МБ
Модули памяти порадовали стабильной работой в режиме сниженных таймингов, и не только продемонстрировали разгон до 424 МГц, но и оказались способными работать на такой частоте при установленном в 1T параметре задержек командного интерфейса. В то же время, на частоте 450 МГц, несмотря на установку стандартных таймингов 5-5-5-15, стабильная работа оказалась возможна лишь при значении 2T, да и максимальная частота, достигнутая в разгоне при повышении напряжения, не впечатлила, всего на 16 МГц выше номинальной.
Однако, если обратиться к объективным результатам RMMA, оказывается, что из двух рекомендованных производителем режимов, второй (DDR2-900) по всем параметрам, в том числе с учетом латентности, превосходит первый, несмотря на использование «невыдающихся» таймингов во втором случае. Аналогичные выводы получаются и при сравнении обоих разогнанных режимов.
Вполне естественно, что и тесты в играх подкрепляют этот вывод, поскольку в данном случае дополнительное влияние на результат оказывает повышенная частота процессора в режимах с частотой памяти выше 400 МГц.
Итоги
Несмотря на то, что активные пользователи уже вовсю приглядываются к комплектам памяти объемом 2 и даже 4 ГБ, определенный спрос на модули относительно небольшого объема сохраняется, по той простой причине, что большинству использующих компьютер под управлением Windows XP или Linux для работы и, в меньшей степени, игр, по-прежнему вполне достаточно 1 ГБ памяти. Помимо разницы в стоимости, модули небольшого объема, как правило, имеют лучшие характеристики латентности и позволяют задавать на стандартной частоте (DDR2-800) наиболее жесткие тайминги, что порадует тех пользователей, которые не желают повышать частоту процессора выше номинальной, однако, не прочь выжать из памяти весь потенциал. В то же время, для тех, кто не испытывает предубеждение в отношении разгона, более правильной стратегией является максимально возможный подъем частоты памяти, пусть даже при использовании смягченной формулы таймингов.
Средняя текущая цена (количество предложений) в московской рознице:
Модули памяти Chaintech Apogee GT DDR2-800+ 2x512MБ |
Н/Д(0) |
Дмитрий Лаптев (lpt@ixbt.com)
Опубликовано — 1 ноября 2007 г.
|