Для работы проектов iXBT.com нужны файлы cookie и сервисы аналитики.
Продолжая посещать сайты проектов вы соглашаетесь с нашей
Политикой в отношении файлов cookie
Та не, человек «удалил» свой коммент.
Прикол в том, что по сути этого сделать нельзя, по этому в кавычках. Но можно отредактировать комментарий, пока на него никто не ответил. Что и было проделано. Ну это вам так на будущее.
Зависит от кабеля. в 8 пин мы имеем 3 +12V жилы. Кабель как правило это 18 AWG. Т.е. до 10А выдержит спокойно. Максимально, что-то в районе 16-22А при 90гр.
Итого 10*12=120Вт на жилу. Коих 3. Остальное земля.
И тут лишь вопросы к производителям. Какой ток БП может отдать на один свой разъём 8pin.
«С Golden Cove ошибся» И ошибка критическая. Ибо речь шла изначально о ядре и ISA.
Тем более, максимально глупо звучит «У Gracemount полноценная ISA, тот же набор поддерживаемых инструкций что у Alder Lake» Ибо масло масленое.
Тем более я же говорил, что конкретно в Alder Lake убрали данные инструкции. И я не заявлял, что Alder Lake поддерживают их.
«AVX-512_BF16 вообще почти нигде нет (в том числе у Rocket Lake/Zen4).»
И тут вы кстати тоже не правы лол.
«However, in an interview with TechPowerUp published earlier today, we have a much clearer statement about the relationship between AMD's expanded instructions supported by Ryzen 7000 and AVX-512. Asked specifically about this relationship, Hallock told TPU that the new Ryzens specifically support „AVX 512 VNNI for neural networking and AVX 512 BFloat16 for inferencing.“
Таки в ZEN4 ЕСТЬ „AVX-512_BF16“
Арряяя, в Zen4/Rocket Lake неполноценная ISA. Именно так. Они не поддерживают некоторые разновидности AVX-512.
https://en.wikipedia.org/wiki/AVX-512
Почти в самом конце табличка, какие процессоры, какие инструкции AVX-512 поддерживают.
И это в том числе не имеет отношение к разговору. Ибо я вам сразу пояснил, относительно чего у нас неполноценные ISA.
И был у разговора контекст. Изначально шло сравнение с ZEN4 и ZEN4c. В разговоре о малых ядрах.
При том стоит добавить, про AVX-512. AVX-512F это базовое/основное расширение, остальные опциональные/дополнительные.
Ибо сменилась политика, теперь не обязательно поддерживать полный блок инструкций и расширения могут быть реализованы независимо. Но для всех AVX-512 требуется основное расширение AVX-512F.
https://www.tomshardware.com/features/intel-architecture-day-2021-intel-unveils-alder-lake-golden-cove-and-gracemont-cores
«Intel's Architecture Day 2021...
Intel's new hyper-threaded Performance (P) core, which comes with the Golden Cove microarchitecture designed for low-latency single-threaded performance, comes with an average of 19% more IPC than the Cypress Cove architecture in Rocket Lake. It also supports AVX-512 and AMX (a new AI-focused matrix-multiply ISA) for data center variants (both are disabled on consumer chips).»
«Alder Lake does not support AVX-512 under any condition (fused off in P cores, not supported in E cores) to ensure an even ISA application.»
Как собственно я и сказал, из Alder Lak'ов вырезали данные инструкции из за малых ядер.
И да Golden Cove ВСЕГДА поддерживал(!!!!) данные инструкции.
Ссылке выше, уже доказали, что их именно в Alder Lakе сперва отключили программно. А после убрали и аппаратно.
https://www.hardwareluxx.ru/images/cdn01/A5F0A3D9442F44B2ADE9ACF6A758E6CA/img/B056270AABB947C2A8164A5D2BBC63D2/MSI-Z690-AVX-512-altes-BIOS-aktiv.jpg
Вот вам скрин. Если что инициализацию поддерживаемых инструкций прописывает интел, через CPUID.
https://download.intel.com/newsroom/2021/client-computing/intel-architecture-day-2021-presentation.pdf
Слайд 43
FMA 512 и AMX в векторном блоке
на том же слайде надпись номер 2. Где говориться о расширение AVX512_BF16/
Слайд 47, который всё ещё относится к ядру Golden Cove, рассказывает о AMX инструкциях.
И на худой конец, именно Golden Cove идёт в Sapphire Rapids
https://3dnews.ru/1040078/intel-podtverdila-chto-servernie-protsessori-sapphire-rapids-poluchat-yadra-golden-cove-kak-i-nastolnie-alder-lake
Если есть сомнения насчёт линукса, то тут помните, что данные вещи подписываются самой интел. Точнее её сотрудником.
https://www.tomshardware.com/news/intel-confirms-golden-cove-for-sapphire-rapids
та же новость.
В документе Intel® Architecture
Instruction Set Extensions
and Future Features
June 2022
319433-045
На странице 1-2. Будет прямо сказано, что Sapphire Rapids поддерживают AVX-512/AMX
Пункт выше уже вам доказал, что да данное ядро и есть ядро Golden Cove.
У вас глаза замылились? НУ прочитайте. ВИКИЧИП. НЕ ВИКИПЕДИА.
Так что давайте доказывайте, что Gracemount поддерживает AVX-512 и AMX.
Ибо вы утверждаете, что ISA Gracemount тот же что и у Golden Cove(не Alder Lake)
AVX играет роль. В плане распределения тепла.
Просто в обычных задачах используются не весь конвейер. И как правило то, что не работает отключается/засыпает смотря как реализованы схемы питания/энергосберегающие режимы.
И тепло распространяется горизонтально.
Так же в обычном сценарии, конвейер может простаивать. Определённое кол-во тактов. Да немного, но в это время он не выделяет тепло, а отдаёт его.
Сегодня AVX загружает процессор по максимуму. Как следствие процессору реально некогда прохлаждаться.
А теперь сюда добавим огромное кол-во задействованных транзисторов. И их плотную упаковку.
И прикол больших кристаллов в том. Что там как правило есть куда отдавать тепло в горизонтальной плоскости. А это тоже N-ное кол-во энергии. Т.е. концентрация тепла уже ниже. Так и площадь отдачи, соответственно тоже больше.
А крышка тут и не особо поможет. Увеличив её толщину, вы увеличиваете её теплоёмкость. Но никоим образом не улучшаете теплопроводность.
И тут всё просто.
Если у нас высокая концентрация тепла, его нужно снимать быстрее (передавать на радиатор).
Если кол-во тепла высокое, то его нужен радиатор, способный рассеять данной тепло.
Т.е. тут нужна не крышка, а допустим испарительная камера. Дабы ускорить отвод тепла. Но я думаю, что её не возможно использовать как крышку процессора. Ибо не понятно как на неё монтировать СО.
Ну на ошибку самого теста не похоже. AVX+маленький чиплет. АВХ это жёстко, в том плане, что забивает работой процессор по максимуму. Не когда прохлаждаться так сказать.
Так же возможны проблемы со снятием тепла. Мы ведь не знаем какая была водянка. Какой там водоблок. Что там с контактом и т.п. Чиплеты маленькие и это критично.
А так, как минимум версия биоса была не релизная.
И да процессор забустился выше его буст частоты на 150МГц.
P.s. Но вообще, данный результат тоже может быть правдив.
Вообще, не так страшен чёрт как его малюют. Если судить по предыдущему опыту. Авто разгон у АМД просто говно. Он выбирает не оптимальные параметры, а просто жарит на всю катушку. Т.е. да увеличивает лимиты, повышает напряжение с запасом и увеличивает частоту. Что с хорошей вероятностью мы и видим в тесте.
И вероятно ежели ручками зафиксировать частоту и напряжение результаты будут лучше.
Ну или хотя бы юзать нечто вроде curve optimizer и т.п. Т.е. внести поправку на качество ядер.
НО тут я могу быть не прав. Вдруг они допили авторазгон и просто проц жарит как не в себя, не исключено.
https://en.wikichip.org/wiki/intel/microarchitectures/sunny_cove
https://www.anandtech.com/show/16881/a-deep-dive-into-intels-alder-lake-microarchitectures/3
https://fuse.wikichip.org/news/6111/intel-details-golden-cove-next-generation-big-core-for-client-and-server-socs/
"...Additionally, Intel added some new features that tackle some of the undesired behaviors of the prior cores, specifically in the area of AVX-512 and power management…
the Golden Cove core also supports the new Advanced Matrix Extension (AMX). In the current implementation, Golden Cove will support 2,048 int8 operations/cycle which is 8 times the operations/cycle of the AVX-512 VNNI extension found in the prior core (and this one)."
А теперь докажите, что в Gracemount есть AMX И AVX-512
Поздравляю, вы занимаетесь маразматическими спекуляцияеми. Ибо теперь ваша очередь доказывать «У Gracemount полноценная ISA, тот же набор поддерживаемых инструкций что у Golden Cove с момента релиза.»
Ибо я уже привёл достаточно ссылок, демонстрирующих, наличие данных инструкций в ядре Golden Cove.
И их отключение, а после и вырезания из больших ядер Alder Lake.
Объясняю что имелось в виду.
Например АМД нам говорят про bergamo, на ZEN4c «Same ZEN4 ISA»
Так же и тут. Gracemount не имеет того же набора инструкций, что и его старший собрат Golden Cove.
Т.е. набор инструкций (расширений если удобней) архитектуры х86 у них не полноценная, относительно Golden Cove.
Из за чего как мы знаем, в Alder Lake поддержку инструкций AVX-512 и AMX убрали. Хотя физически там то же ядро Golden Cove, по крайней мере было.
Потолок DDR5 будет как раз 6000-6400.
-Да простите, тут ваша правда.
Ибо на слайдах потолок почему-то 8400.
Ну вообще, нет я не говорил, что нужно суперэлитную память 8000+.
Если говорит об элитности. У меня сейчас 16ГБ за 150$ на SAMSUNG B-die. Разогналась в лёгкую до 4000, может даже несколько больше.
На рынке была/есть память Micron E-die которая уже за 100$ за тот же объём, достигала тех же частот.
По аналогии, это как раз 8000+.
А нет их, просто потому как DDR5 ещё новичок. Их ещё не так много на рынке.
По поводу дороже. L3 кеш и без того часть архитектуры RDNA 3. При том тоже чиплетом.
В тот же 5800х3d же добавили аж 64МБ L3 кеша. Ну и ничего нормально.
Тут же как по слухам. Убирают один из чиплетов с ядрами ставят 12CU (1536 шейдера) IGFX, RDNA 3, с частотой 2,6-3ГГц.
И ставят MCD(чиплет с кешем) на 32МБ (х2 кеша в сравнении с RDNA 2)
Ну и например rx 6400 имеет Launch Price 159 USD. И как минимум половина сей цены не связана с GPU в принципе.
А тут конфигурация чипа похожа. Но на новой архитектуре и тех. процессе.
Т.е. нет не особо-то и дорого будет стоить встройка, с учётом отказа от 2 чиплета. По крайней мере в производстве.
Так это вы думаете. Что 1060-970. Но и это не слабые карты. Это мидл и выше.
А смысл будет следующий. Проц + Аналогичная карта, не факт что будут дешевле. А то и дороже. В зависимости от реальной производительности.
Ну вот что с вам не так? Попросил сделать простую вещь, не что-то вот там выдумывать, по типу:
«Амд уже опоздали и пытаются сделать отбраковку ядер»
«много больших ядер не нужно»
«амд… держится на красных нефанатах с зен2»
Разве так сложно предоставить доказательство своих слов? Если они конечно вообще есть.
Вы же почему-то действуете на оборот, ещё больше накидываете на вентилятор.
Извините, но ZEN4c это не отбраковка, как вот не крути.
Ибо тут уже больше ядер нежели в ZEN4.
Отбраковка, это когда у тебя изделие не прошло контроль качества, по тем или иным причинам, т.е. его забраковали.
Что не очень-то и похоже, на оптимизацию микроархитектуры.
Это хорошо. Но можно тогда скриншотик как в новости? Что бы не просто пись… баллами мериться.
А посмотреть на каких частотах, при каком напряжении и с какой температурой были получены данные баллы. Что бы хоть как-то сопоставить результаты.
p.s. и конечно уточнение семпла в тесте. Т.е. ES или QS со стороны интел?
Вы не понимаете о чём речь да?
Если я прав, то ПО включая OS вообще фиолетово какое это будет ядро ZEN4 или ZEN4С. Ибо они будут совместимы.
А вот в случае интел оно не так. Ибо это разные ядра. РАЗНЫЕ Карл. При том сильно разные. Настолько, что возможно придётся переписывать софт под работу на малых ядрах.
Т.е. давайте так. Возьмите свой проц. И снизьте частоты на 1ГГц. Ну как чувствуете колоссальную разницу? Чувствуете, что софт работает криво или не работает?
Данный пример отражает суть ситуации когда у тебя одинаковые ядра.
Хаха. Смешно.
Т.е. ещё больший «кастрат» это лучший подход?
При том, никто ещё даже не видел «кастратов» АМД. Но по мнению не фанатов, они уже проиграли Интелу.
Допустим вы правы и тогда всё просто. Предоставьте веские, явные, надежные доказательства вашим словам! Ведь вы это нам преподносите как уже свершившийся факт.
Ядра совешенно иной производительности потребуют такого же управления потоками как и у интела.
С чего бы вдруг?
При переходе от ZEN2 к ZEN3 потребовалось иное управление потоками? Очевидно нет.
Какая разница?
Огромная. Просто колоссальная.
Имеем 2 ядра, с разной! микроархитектурой и даже разным набором команд!!! И управление ими будет в корне разное.
КАРЛ, ты не можешь выполнить AVX-512 инструкции на малых ядрах. Или AMX инструкцию. Когда большие ядра, физически такое могли делать. Но именно из за малых ядер, данную возможность просто порезали.
Пробежимся глазками по frond-end'у
Декодеры разные, малые ядра НЕ умеют декодировать комплексные инструкции.
У малых ядер вообще 2 декодера шириной 3. Когда у большого ядра один декодер шириной 6.
Тут же, малые ядра НЕ имеют кеша микроопераций, куда могут сохранятся декодированные инструкции.
Т.е. уже существенная разница во входной части конвейера.
Молчим даже о back-end'е. Который тоже сильно другой.
Не известно, что там конкретно поменяют АМД.
Но по крайней мере, ISA должен быть тот же. Т.е. как минимум уже сохраняем полный набор инструкций.
Всё выглядит так, как будто порежут размеры Кешей поработают над их иерархией и снизят частоты, плюс вероятно будет использоваться LP. техпроцесс. Улучшат схемы электропитания.
Но само устройство конвейера не должно измениться кардинально. Ибо это уже не оптимизация, а новое ядро.
Били утечти про использование зен4с с зен5
Утечки или слухи? Ибо на вашей же картинке, мы видим, что АМД собирается сделать ZEN5c. И зачем тогда совмещать ZEN4c с ZEN5?
Прикол в том, что по сути этого сделать нельзя, по этому в кавычках. Но можно отредактировать комментарий, пока на него никто не ответил. Что и было проделано. Ну это вам так на будущее.
Нормальный и лучше, просто уйдёт в защиту.
Итого 10*12=120Вт на жилу. Коих 3. Остальное земля.
И тут лишь вопросы к производителям. Какой ток БП может отдать на один свой разъём 8pin.
Тем более, максимально глупо звучит «У Gracemount полноценная ISA, тот же набор поддерживаемых инструкций что у Alder Lake» Ибо масло масленое.
Тем более я же говорил, что конкретно в Alder Lake убрали данные инструкции. И я не заявлял, что Alder Lake поддерживают их.
«AVX-512_BF16 вообще почти нигде нет (в том числе у Rocket Lake/Zen4).»
И тут вы кстати тоже не правы лол.
«However, in an interview with TechPowerUp published earlier today, we have a much clearer statement about the relationship between AMD's expanded instructions supported by Ryzen 7000 and AVX-512. Asked specifically about this relationship, Hallock told TPU that the new Ryzens specifically support „AVX 512 VNNI for neural networking and AVX 512 BFloat16 for inferencing.“
Таки в ZEN4 ЕСТЬ „AVX-512_BF16“
Арряяя, в Zen4/Rocket Lake неполноценная ISA. Именно так. Они не поддерживают некоторые разновидности AVX-512.
https://en.wikipedia.org/wiki/AVX-512
Почти в самом конце табличка, какие процессоры, какие инструкции AVX-512 поддерживают.
И это в том числе не имеет отношение к разговору. Ибо я вам сразу пояснил, относительно чего у нас неполноценные ISA.
И был у разговора контекст. Изначально шло сравнение с ZEN4 и ZEN4c. В разговоре о малых ядрах.
При том стоит добавить, про AVX-512. AVX-512F это базовое/основное расширение, остальные опциональные/дополнительные.
Ибо сменилась политика, теперь не обязательно поддерживать полный блок инструкций и расширения могут быть реализованы независимо. Но для всех AVX-512 требуется основное расширение AVX-512F.
«Intel's Architecture Day 2021...
Intel's new hyper-threaded Performance (P) core, which comes with the Golden Cove microarchitecture designed for low-latency single-threaded performance, comes with an average of 19% more IPC than the Cypress Cove architecture in Rocket Lake. It also supports AVX-512 and AMX (a new AI-focused matrix-multiply ISA) for data center variants (both are disabled on consumer chips).»
«Alder Lake does not support AVX-512 under any condition (fused off in P cores, not supported in E cores) to ensure an even ISA application.»
Как собственно я и сказал, из Alder Lak'ов вырезали данные инструкции из за малых ядер.
И да Golden Cove ВСЕГДА поддерживал(!!!!) данные инструкции.
Ссылке выше, уже доказали, что их именно в Alder Lakе сперва отключили программно. А после убрали и аппаратно.
https://www.hardwareluxx.ru/images/cdn01/A5F0A3D9442F44B2ADE9ACF6A758E6CA/img/B056270AABB947C2A8164A5D2BBC63D2/MSI-Z690-AVX-512-altes-BIOS-aktiv.jpg
Вот вам скрин. Если что инициализацию поддерживаемых инструкций прописывает интел, через CPUID.
https://download.intel.com/newsroom/2021/client-computing/intel-architecture-day-2021-presentation.pdf
Слайд 43
FMA 512 и AMX в векторном блоке
на том же слайде надпись номер 2. Где говориться о расширение AVX512_BF16/
Слайд 47, который всё ещё относится к ядру Golden Cove, рассказывает о AMX инструкциях.
И на худой конец, именно Golden Cove идёт в Sapphire Rapids
https://3dnews.ru/1040078/intel-podtverdila-chto-servernie-protsessori-sapphire-rapids-poluchat-yadra-golden-cove-kak-i-nastolnie-alder-lake
Если есть сомнения насчёт линукса, то тут помните, что данные вещи подписываются самой интел. Точнее её сотрудником.
https://www.tomshardware.com/news/intel-confirms-golden-cove-for-sapphire-rapids
та же новость.
В документе Intel® Architecture
Instruction Set Extensions
and Future Features
June 2022
319433-045
На странице 1-2. Будет прямо сказано, что Sapphire Rapids поддерживают AVX-512/AMX
Пункт выше уже вам доказал, что да данное ядро и есть ядро Golden Cove.
У вас глаза замылились? НУ прочитайте. ВИКИЧИП. НЕ ВИКИПЕДИА.
Так что давайте доказывайте, что Gracemount поддерживает AVX-512 и AMX.
Ибо вы утверждаете, что ISA Gracemount тот же что и у Golden Cove(не Alder Lake)
И нет «я так сказал» не доказательство.
А ещё при социализме не было айфонов. Буквально из той же оперы.
(Правда тогда их не существовало в природе! Но кого ж это волнует.)
Просто в обычных задачах используются не весь конвейер. И как правило то, что не работает отключается/засыпает смотря как реализованы схемы питания/энергосберегающие режимы.
И тепло распространяется горизонтально.
Так же в обычном сценарии, конвейер может простаивать. Определённое кол-во тактов. Да немного, но в это время он не выделяет тепло, а отдаёт его.
Сегодня AVX загружает процессор по максимуму. Как следствие процессору реально некогда прохлаждаться.
А теперь сюда добавим огромное кол-во задействованных транзисторов. И их плотную упаковку.
И прикол больших кристаллов в том. Что там как правило есть куда отдавать тепло в горизонтальной плоскости. А это тоже N-ное кол-во энергии. Т.е. концентрация тепла уже ниже. Так и площадь отдачи, соответственно тоже больше.
А крышка тут и не особо поможет. Увеличив её толщину, вы увеличиваете её теплоёмкость. Но никоим образом не улучшаете теплопроводность.
И тут всё просто.
Если у нас высокая концентрация тепла, его нужно снимать быстрее (передавать на радиатор).
Если кол-во тепла высокое, то его нужен радиатор, способный рассеять данной тепло.
Т.е. тут нужна не крышка, а допустим испарительная камера. Дабы ускорить отвод тепла. Но я думаю, что её не возможно использовать как крышку процессора. Ибо не понятно как на неё монтировать СО.
Так же возможны проблемы со снятием тепла. Мы ведь не знаем какая была водянка. Какой там водоблок. Что там с контактом и т.п. Чиплеты маленькие и это критично.
А так, как минимум версия биоса была не релизная.
И да процессор забустился выше его буст частоты на 150МГц.
P.s. Но вообще, данный результат тоже может быть правдив.
И вероятно ежели ручками зафиксировать частоту и напряжение результаты будут лучше.
Ну или хотя бы юзать нечто вроде curve optimizer и т.п. Т.е. внести поправку на качество ядер.
НО тут я могу быть не прав. Вдруг они допили авторазгон и просто проц жарит как не в себя, не исключено.
https://www.anandtech.com/show/16881/a-deep-dive-into-intels-alder-lake-microarchitectures/3
https://fuse.wikichip.org/news/6111/intel-details-golden-cove-next-generation-big-core-for-client-and-server-socs/
"...Additionally, Intel added some new features that tackle some of the undesired behaviors of the prior cores, specifically in the area of AVX-512 and power management…
the Golden Cove core also supports the new Advanced Matrix Extension (AMX). In the current implementation, Golden Cove will support 2,048 int8 operations/cycle which is 8 times the operations/cycle of the AVX-512 VNNI extension found in the prior core (and this one)."
А теперь докажите, что в Gracemount есть AMX И AVX-512
https://www.ixbt.com/news/2021/11/08/core-i9-12900k-intel-avx-512.html
https://www.hardwareluxx.ru/index.php/news/hardware/prozessoren/52460-alder-lake-v-zavisimosti-ot-proizvoditelya-materinskoj-platy-podderzhka-avx-512-posle-obnovleniya-bios-budet-poteryana.html
https://www.ixbt.com/news/2022/03/03/intel-cpu-avx-512-alder-lake.html
Поздравляю, вы занимаетесь маразматическими спекуляцияеми. Ибо теперь ваша очередь доказывать «У Gracemount полноценная ISA, тот же набор поддерживаемых инструкций что у Golden Cove с момента релиза.»
Ибо я уже привёл достаточно ссылок, демонстрирующих, наличие данных инструкций в ядре Golden Cove.
И их отключение, а после и вырезания из больших ядер Alder Lake.
Например АМД нам говорят про bergamo, на ZEN4c «Same ZEN4 ISA»
Так же и тут. Gracemount не имеет того же набора инструкций, что и его старший собрат Golden Cove.
Т.е. набор инструкций (расширений если удобней) архитектуры х86 у них не полноценная, относительно Golden Cove.
Из за чего как мы знаем, в Alder Lake поддержку инструкций AVX-512 и AMX убрали. Хотя физически там то же ядро Golden Cove, по крайней мере было.
Ответ murka4 на комментарий
AMD EPYC GENOA.
-«Am I a joke to you?»
-Да простите, тут ваша правда.
Ибо на слайдах потолок почему-то 8400.
Ну вообще, нет я не говорил, что нужно суперэлитную память 8000+.
Если говорит об элитности. У меня сейчас 16ГБ за 150$ на SAMSUNG B-die. Разогналась в лёгкую до 4000, может даже несколько больше.
На рынке была/есть память Micron E-die которая уже за 100$ за тот же объём, достигала тех же частот.
По аналогии, это как раз 8000+.
А нет их, просто потому как DDR5 ещё новичок. Их ещё не так много на рынке.
По поводу дороже. L3 кеш и без того часть архитектуры RDNA 3. При том тоже чиплетом.
В тот же 5800х3d же добавили аж 64МБ L3 кеша. Ну и ничего нормально.
Тут же как по слухам. Убирают один из чиплетов с ядрами ставят 12CU (1536 шейдера) IGFX, RDNA 3, с частотой 2,6-3ГГц.
И ставят MCD(чиплет с кешем) на 32МБ (х2 кеша в сравнении с RDNA 2)
Ну и например rx 6400 имеет Launch Price 159 USD. И как минимум половина сей цены не связана с GPU в принципе.
А тут конфигурация чипа похожа. Но на новой архитектуре и тех. процессе.
Т.е. нет не особо-то и дорого будет стоить встройка, с учётом отказа от 2 чиплета. По крайней мере в производстве.
Так это вы думаете. Что 1060-970. Но и это не слабые карты. Это мидл и выше.
А смысл будет следующий. Проц + Аналогичная карта, не факт что будут дешевле. А то и дороже. В зависимости от реальной производительности.
«Амд уже опоздали и пытаются сделать отбраковку ядер»
«много больших ядер не нужно»
«амд… держится на красных нефанатах с зен2»
Разве так сложно предоставить доказательство своих слов? Если они конечно вообще есть.
Вы же почему-то действуете на оборот, ещё больше накидываете на вентилятор.
Извините, но ZEN4c это не отбраковка, как вот не крути.
Ибо тут уже больше ядер нежели в ZEN4.
Отбраковка, это когда у тебя изделие не прошло контроль качества, по тем или иным причинам, т.е. его забраковали.
Что не очень-то и похоже, на оптимизацию микроархитектуры.
Мы с вами даже в терминологии похоже не сойдёмся.
А посмотреть на каких частотах, при каком напряжении и с какой температурой были получены данные баллы. Что бы хоть как-то сопоставить результаты.
p.s. и конечно уточнение семпла в тесте. Т.е. ES или QS со стороны интел?
Если я прав, то ПО включая OS вообще фиолетово какое это будет ядро ZEN4 или ZEN4С. Ибо они будут совместимы.
А вот в случае интел оно не так. Ибо это разные ядра. РАЗНЫЕ Карл. При том сильно разные. Настолько, что возможно придётся переписывать софт под работу на малых ядрах.
Т.е. давайте так. Возьмите свой проц. И снизьте частоты на 1ГГц. Ну как чувствуете колоссальную разницу? Чувствуете, что софт работает криво или не работает?
Данный пример отражает суть ситуации когда у тебя одинаковые ядра.
Т.е. ещё больший «кастрат» это лучший подход?
При том, никто ещё даже не видел «кастратов» АМД. Но по мнению не фанатов, они уже проиграли Интелу.
Допустим вы правы и тогда всё просто. Предоставьте веские, явные, надежные доказательства вашим словам! Ведь вы это нам преподносите как уже свершившийся факт.
При переходе от ZEN2 к ZEN3 потребовалось иное управление потоками? Очевидно нет.Огромная. Просто колоссальная.
Имеем 2 ядра, с разной! микроархитектурой и даже разным набором команд!!! И управление ими будет в корне разное.
КАРЛ, ты не можешь выполнить AVX-512 инструкции на малых ядрах. Или AMX инструкцию. Когда большие ядра, физически такое могли делать. Но именно из за малых ядер, данную возможность просто порезали.
Пробежимся глазками по frond-end'у
Декодеры разные, малые ядра НЕ умеют декодировать комплексные инструкции.
У малых ядер вообще 2 декодера шириной 3. Когда у большого ядра один декодер шириной 6.
Тут же, малые ядра НЕ имеют кеша микроопераций, куда могут сохранятся декодированные инструкции.
Т.е. уже существенная разница во входной части конвейера.
Молчим даже о back-end'е. Который тоже сильно другой.
Не известно, что там конкретно поменяют АМД.
Но по крайней мере, ISA должен быть тот же. Т.е. как минимум уже сохраняем полный набор инструкций.
Всё выглядит так, как будто порежут размеры Кешей поработают над их иерархией и снизят частоты, плюс вероятно будет использоваться LP. техпроцесс. Улучшат схемы электропитания.
Но само устройство конвейера не должно измениться кардинально. Ибо это уже не оптимизация, а новое ядро.
Утечки или слухи? Ибо на вашей же картинке, мы видим, что АМД собирается сделать ZEN5c. И зачем тогда совмещать ZEN4c с ZEN5?