Мы используем файлы cookie и сервисы аналитики. Ознакомьтесь с нашей Политикой сбора данных и выберите, какие типы cookie вы разрешаете:
cookie_policy_accepted — хранит ваш выбор cookiePHPSESSID — сессияkey3 — запоминание входа_ix — единая сессия входа на ixbt.comadminuserskey — вход администратораtopic_add_autosave — автосохранение черновикаls_photoset_target_tmp — временные данные загрузки фотоgeo_country — определяет ваш регион_ga, _ga_*, _ym_uid, _ym_d, _ym_* — статистика посещений__gads, __gpi — таргетирование объявленийВы всегда можете изменить свои предпочтения в настройках.
Половина современных игр почувствует отдачу. У нескольких игр прибавка будет, что никакими частотами и таймингами не получишь.
Если использовать встроенную графику, прирост будет во всех играх.
Для достойного результата на случайный доступ нужно много банков, очень много. Из-за постоянной смены ряда выдача данных c каждого банка снизится в 3+ раза. Для типового JEDEC 22-22-22-52 надо 19 параллельно выполняющихся запросов на канале. Если попробовать отправить 19 запросов случайного доступа, то они распределятся неравномерно. И получится, что в среднем:
при 8 банках на канале (1Rx16) будет выполнятся 7.4 запроса (39% от необходимых 19),
при 16 (2Rx16 или 1Rx8) — 11.3 (59%),
при 32 (4Rx16 или 2Rx8) — 14.5 (76%),
при 64 (4Rx8) — 16.5 (87%).
То есть, даже при двух рангах (2Rx8) на канале шина будет загружена всего на 3/4, а 4.5 запроса попадут в очередь и время их выполнения удвоится или утроится.
Для того чтобы загрузить канал данными полностью:
при 8 и 16 банках недостижимо в принципе,
при 32 банках надо 29 запросов (~10 попадут в очередь),
при 64 банках надо 23 запроса (~4 попадут в очередь).
зы. Я не знаю процессоров способных работать с 64 банками на канале (4Rx8, два двуранговых модуля) при частоте 3200.
Данные на шину таскают не волшебные гномики, а банки. Производительность банка это некая константа между поколениями. Операции выборки столбца, открытия и закрытия ряда выполняются за весьма определённое и не меняющееся с поколениями время. Объём выдаваемых данных тоже не меняется (64 байта = линия кэша). Итого: чтобы прокормить шину нужно определённое количество банков, и с ростом частоты шины количество банков должно пропорционально увеличиваться. DDR4 сохранила рост частот и выпадала из роста банков. DDR5 сразу учетверила банки относительно DDR4 и DDR3.
DDR4 память дефицитна по банкам и сильнее всего от этого страдает случайный доступ, что крайне печально для устройств называемым RAM.
1. Далеко не все оверклокерские модули на 3600+ имеют JEDEC профиль на 2400. В 2024г найти г-но гарантированно работающее на 1866… без слов.
2. И двухканальный режим ни-при-чём. Я так понимаю, автор не проверял свои г.модули по одиночке и даже не может предположить, что результат будет такой же.
3. Берём обычные Samsung/Hynix/Micron по 16-32ГБ на 3200, или даже ECC, и смотрим результат.
Опять включаем мозг. 70/40=1.75 и 2*1866/3200=1.17. Откуда 70% при увеличении ПСП на 17%?
Дело не в двухканальности, а в количестве банков. Было 16 (1Rx8), стало 32 (2x1Rx8).
Формально, двухканальность позволяет увеличить кол-во банков, но в данной ситуации можно было поставить один модуль на 16-32ГБ (2Rx8) и получить почти тот же прирост. То есть, дело в банках, а не двухканальности.
Самый предпочтительный вариант это два канала с двуранговыми модулями.
Это пишут люди, которые:
1. Не указали организацию модулей памяти. Для нормальной работы DDR4 при случайном доступе необходимо 64 банка на канал, если на плате всего один слот на канале, то ставить НЕ двуранговый модуль это просто тупо.
2. Поставили трешевые оверклукерские модули и удивились, узнав что производитель записал такой jedec профиль. А производитель записал jedec таким, потому что именно из такого хлама он спаял этот модуль, далее дописал XMP с повышенной напругой 1.35в и негарантированными частотами. Уж молчу, что сами чипы могут быть не Branded или ETT, а UTT или того хуже.
В тесте должны были быть модули M378A4G43BB2-CWE, M391A4G43BB1-CWE или подобные им.
Учтя, что в старшей модельке T6-423 наружу выходят LAN 2*2.5Gb, твой вариант (SATA 6-port -> SATA PM -> USB) гораздо вероятнее.
sata port multiplier. Раньше была такая задумка, подключать внешние корзины через sata. Выводили на заднюю панель материнских плат eSATA порт (должен поддерживать режим pm), eSATA кабелем подключалась корзина, в ней стоял копеечный чип с одним sata входом и кучей sata выходов.
С развитием usb такой вариант отпал. SATA максимум 6Gb, USB 5,10,20,40Gb. Производителю выгоднее напихать побольше быстрых и универсальных портов, чем этот медленный и узкоспециализированный. Производители корзинок солидарны.
Чипы стоят на 4800, а перепродажная фирма «три стула, два стола и кабинет» будет думать об сертификации, которой не существует.
Скажи спасибо, что зашили в jedec профили честные частоты и тайминги, те что этот модуль гарантированно выдаст в 100% случаях.
2. Ставь по два dual ranked модуля DDR4-2666 на канал и не парься.
Шуруповёрту удар не нужен.
Дрели удар может пригодиться для деликатных отверстий, чтобы аккуратно раздолбать входное отверстие в стене или не выбить полкирпича на выходном.
У винто/гайковёртов удар это момент импульса (вращение), у дрели это линейный импульс (прямой удар).
И 760M имеет тот же самый кристалл, что и 780M.
Ничто не мешает амд запустить модель на 6 ядер + 780M, какой-нибудь Ryzen 7 7740. Или сделать модельку 770M с 10CU.
«Это объясняется невысокой мощностью адаптера, выходной ток которого составляет всего 1А»
зы. Если посмотреть на высокотоковые аккумы, то ~4А это быстрая зарядка, а 1-1.5А это обычная. Имхо, 1А для бытового устройства норм. Мало? Тогда проще второй акк купить, а тут он в комплекте.
Он без малейших сомнений сложил 280фпс цивы с 90фпс киберпанка.
И явил средний фпс, как метрику производительности.
LGDBHG21865 — www.nkon.nl/sk/k/hg2.pdf — 20A в постоянной нагрузке
Хотя если моща подросла, значит новые аккумы лучше старых высокий ток держат.
Как определили, что задержки у DDR4 меньше? CL на частоту поделили? Так это детский сад.
Задержка включает в себя коллизии (bank conflict), когда банк уже занят, и row thrashing, когда вдобавок к CL приходится делать полный цикл с закрытием ненужной страницы и открытием нужной. И всё это напрямую зависит от количества банков, которых у DDR5 в разы больше.
Потому, все рассуждения про меньшие задержки у DDR4 это детский лепет. Нужны сравнения конфигураций с равным количеством банков, чтобы потери были равными и тогда тайминги DDR4 приведут к меньшим задержкам.