Пример карты программирования SPD 168pin, 3.3V, 72bit,
512 Mбайт SDRAM Registered DIMM |
| Байты |
Назначение |
Данные |
HEX |
| 0 |
Общий объем текущей информации, записанной в EEPROM |
128Byte |
80 |
| 1 |
Общее количество байт информации в микросхеме SPD |
256Byte |
08 |
| 2 |
Фундаментальный тип используемой памяти |
SDRAM |
04 |
| 3 |
Общее количество адресных линий строки модуля |
13 |
0D |
| 4 |
Общее количество адресных линий столбца модуля |
11 |
0B |
| 5 |
Общее количество физических банков модуля памяти |
2 |
02 |
| 6 |
Внешняя шина данных модуля памяти |
x72 |
48 |
| 7 |
Внешняя шина данных модуля памяти (продолжение) |
x72 |
00 |
| 8 |
Питающий интерфейс |
LVTTL |
01 |
| 9 |
Временной цикл с максимальной задержкой сигнала CAS# (tCK) |
7.5нс |
75 |
| 10 |
Длительность задержки данных на выходе модуля с учетом CL=Х |
5.4нс |
54 |
| 11 |
Интерфейс модуля (None/Parity/ECC...) |
ECC |
02 |
| 12 |
Тип и способ регенерации данных |
SEREf, 7.813мкс |
82 |
| 13 |
Тип организации используемых микросхем памяти |
x4 |
04 |
| 14 |
Ширина шины данных ЕСС модуля |
x4 |
04 |
| 15 |
Минимальная задержка произвольного доступа к столбцу |
1Clk |
01 |
| 16 |
Длительность передаваемых пакетов (BL) |
1, 2, 4, 8 |
0F |
| 17 |
Количество логических банков каждой микросхемы в модуле |
4 |
04 |
| 18 |
Поддерживаемые длительности задержки сигнала CAS# (CL) |
2, 3 |
06 |
| 19 |
Задержка выдачи сигналов выбора кристалла CS# |
0 |
01 |
| 20 |
Задержка выдачи сигнала разрешения записи WE# |
0 |
01 |
| 21 |
Специфические атрибуты модуля памяти |
Register/Buffer/PLL |
IF |
| 22 |
Атрибуты общего порядка микросхемы памяти |
W1, RB, PA, AP |
0E |
| 23 |
Минимальный цикл CLX-1 |
15.0нс |
F0 |
| 24 |
Максимальное время доступа к данным с циклом CLX-1 (tAC) |
9.0нс |
90 |
| 25 |
Минимальный тактовый цикл CLX-2 |
N/A |
00 |
| 26 |
Максимальное время доступа к данным с циклом CLX-2 (tAC) |
N/A |
00 |
| 27 |
Минимальное время регенерации данных в странице(tRP) |
20.0нс |
14 |
| 28 |
Минимальная задержка между активизацией соседних строк (tRRP) |
15.0нс |
0F |
| 29 |
Минимальная задержка RAS-to-CAS (tRCD) |
20.0нс |
14 |
| 30 |
Минимальная длительность импульса сигнала RAS# (tRAS) |
45.0нс |
2D |
| 31 |
Емкость одного физического банка модуля памяти |
512MB |
80 |
| 32 |
Время установки адресов и команд перед подачей синхросигнала (tIS) |
1.5нс |
15 |
| 33 |
Время ожидания адресов и команд после подачи синхросигнала (tIH) |
0.8нс |
08 |
| 34 |
Время установки данных на входе перед подачей синхроимпульса |
1.5нс |
15 |
| 35 |
Время ожидания данных после такта синхросигнала (tDH) |
0.8нс |
08 |
| 36-61 |
Зарезервировано по JEDEC JC42.5-97-119 |
Undefined |
00 |
| 62 |
Номер текущей версии SPD |
JEDEC 2 |
02 |
| 63 |
Контрольная сумма байт 0-62 |
Checksum data |
cc |
| 64 |
Идентификационный код производителя по JEP106 |
IBM |
A4 |
| 65-71 |
Идентификационный код производителя по JEP106 (продолжение) |
IBM |
00 |
| 72 |
Информация о производителе модуля |
Toronto, Canada |
91 |
| 73-90 |
Уникальный номер производителя модуля |
N/A |
00 |
| 91-92 |
Код ревизии (версии) модуля |
N/A |
00 |
| 93-94 |
Дата производства модуля |
N/A |
00 |
| 95-98 |
Основной серийный номер модуля |
N/A |
00 |
| 99-125 |
Специфические данные производителя модуля |
N/A |
00 |
| 126 |
Фактическая рабочая частота модуля |
100MHz |
64 |
| 127 |
Атрибуты поддержки указанной рабочей частоты модуля модуля |
CLK0, CL=3, Con AP |
85 |
| 128-255 |
Дополнительная информация |
Undefined |
00 |
Максим Лень
