186020304@vkontakte

Просите пройти мимо, и задаёте при этом вопрос, ожидая ответа, Л — логика.
Хотите думайте и говорите что угодно о его примитивности, это ваше мнение, но утверждать что это язык разметки — это явная ложь.

Это не мнение, а факт, в любом учебнике о JS написано об этом, в спецификациях в том числе.
https://www.ecma-international.org/publications/standards/Ecma-262.htm
Да-да времени у него нет) Писать есть, доказывать нет, классика.

Я тебе ответил за «язык разметки»: //www.ixbt.com/news/2020/07/12/microsoft-php-windows.html#comment1042873
Ну что, будешь продолжать убегать?

И как там, коленки еще не стёрлись? Ты можешь назвать язык который востребованнее JS'a? Под которые пилятся новые технологии и спецификации?

Что-то EGS это вообще не помогло.

От ближайшего столба.

Его кстати ЕМНИП вырезали.

Они выпустят отдельную полную батарею и подадут это как инновации, и продавать будут за пол цены ноута.

У вас температура не прыгает? Весьма похоже. Частоты процессора не имеют к обсуждаемому вопросу вообще никакого отношения.

Ладно, говорю прямо: кэш не прыгает, и он всегда остаётся в неизменном состоянии, теперь понятно, или все еще нет? Если нет посмотрите в сторону RAM, там объёмы тоже не прыгают.

Это в кеше

В процессоре, который внезапно решает как ему использовать память.

И нахрена же вы тогда несете всю эту напыщенную чушь, если вы ни в зуб ногой в данной теме?

Знания и опыт творят чудеса, позволяя мне сразу определять что скрывается за «плюсом». Есть определённые стандарты и нормы которым следуют компании, что не возникало никакого недопонимания между специалистами.
Но специально для вас пойду посмотрю что же там поменяли, раз уж вы так неугомонны.

Как раз совершенно очевидно, что в данном контексте "+" это как раз увеличенный.

Как я и говорил, улучшенный:

The 64-core SKUs apparently have 2MB of L1 cache, 32MB of L2 cache and 256MB of L3 cache. The 32-core part has halved of the 64-core's cache. At first glance, Milan has the same amount of cache as Rome. However, we already know from an official AMD presentation that the compnay has made significant improvements to the cache design on Zen 3 behind closed doors.
On Zen 2, each CCD consists of two Core Complexes (CCXs), and each CCX has four cores equipped with 16MB of L3 cache. For Zen 3, AMD revamped the CCX to eight cores that are linked to 32MB of L3 cache. The new design aims to help eradicate latency and improve overall instruction per cycle (IPC).

https://www.tomshardware.com/news/leaked-amd-epyc-milan-specifications-tease-possible-64-zen-3-cores-at-3-ghz
Об этом было известно еще в октябре 2019:

However, AMD also disclosed that the company had made a significant alteration to the cache alignments inside the chip, which indicates that there is significant work being done under the hood to improve instruction per cycle (IPC) throughput and reduce latency, both of which are key focus areas for AMD as it evolves its architecture. AMD currently splits its chiplets into two four-core Compute Complexes (CCX), each armed with 16MB of L3 cache. For Milan, that changes to eight cores connected to a unified 32MB slice of L3 cache, which should eliminate a layer of latency within the compute die.
Much of the success of a design hinges on its ability to feed the execution cores with data (feeding the beast, as it were), and significance improvements in these areas will bring along an increase in IPC, giving us more performance gains than we would normally expect from a mere refresh generation. Pair that with improved frequency from a faster and more mature variant of the 7nm process and AMD could provide some exceptional gen-on-gen performance gains, regardless if core counts remain static.

https://www.tomshardware.com/news/amd-zen-3-zen-4-epyc-rome-milan-genoa-architecture-microarchitecture,40561.html
Перевожу на русский:
Объём кеша у новинок по сравнению с предшественниками не изменился. Но в Milan изменилась структура кеша третьего уровня. Если у нынешних EPYC Rome каждый восьмиядерный CCD имеет по два блока кеша по 16 Мбайт, разделяемых между четвёрками ядер (16 + 16), то у будущих EPYC Milan все 32 Мбайт кеша третьего уровня в CCD будут общими для всех восьми ядер. И это позволит снизить задержки и повысить производительность.

Резюмируя: вы полезли умничать в теме, в которой не разбираетесь. А умение велеречиво и благообразно группировать слова далеко не всегда придает осмысленность вашим текстам.
Постарайтесь комментировать только то, в чем действительно разбираетесь. Всем, включая вас, будет от этого лучше и комфортнее.

Очень надеюсь что последуете своим же рекомендациям.
Я не хотел никого обидеть, но вы сами наглядно показываете как ошибаются недалёкие от темы люди, и почему им не следует лезть сюда без элементарной базы.

Ты видел сколько новые спецификаций вышло с конца 2015? Видел реактивную систему на Proxy? Асинхронность и распараллеливание? Защитные свойства? const, let, блочная система видимости, оптимизации для сборщика мусора в новых алгоритмах?
Да, люди уже жалуются, что они не успевают за всем уследить, это я еще не затронул экосистему и фреймворки.
Язык не только становится быстрым и универсальным, но еще и избавляется от старых проблем, того же псевдо-ООП

И выстрелят себе в ногу? Очень сомневаюсь.

Да нет, просто могут позволить себе давить на США, те в ответ ничего сделать то не смогут, сами же пользуются этими мощностями.

Тесты оборудования 5G говорят другое.

А про запасы которых хватит на 4 года вперед, уже забыли?

Вот почему я говорю что вы далеки от этого, если не смогли проследить очевидную логику в сообщении. Я не просто так упомянул частоту процессора, это прямое указание на «прыжки» во время работы, и очевидно что кэш не прыгает во время работы, сколько указано в ТХ столько и доступно, ни больше, ни меньше.
За + может быть скрыто любое изменение, будь то скорость работы, изменённая организация, а может быть это какие-то оптимизации на уровне инструкций, которые также считаются за улучшения, а всё остальное может остаться неизменным.
Даже оптимизации на производстве могут считаться за улучшения продукта.
Что конкретно имеет в виду AMD под этим + я сказать не могу, я даже презентацию не смотрел, но очевидно что в этом контексте +, это не увеличенный, здесь требуется указывать конкретные цифры, и никак иначе.
Как пример проведённых улучшений: https://ru.wikipedia.org/wiki/Zen%2B_(%D0%BC%D0%B8%D0%BA%D1%80%D0%BE%D0%B0%D1%80%D1%85%D0%B8%D1%82%D0%B5%D0%BA%D1%82%D1%83%D1%80%D0%B0)

Потому что в спецификациях (характеристиках) процессора принято писать конкретные цифры.
Кэш это не частота процессора, он не прыгает, а жестко зафиксирован. Сколько есть, столько есть, тоже самое и с техпроцессом, собственно на его примере вы можете видеть как это работает.

В чём-то, ответил бы, будь у меня документация.

Ну, убегай раз тебе так этого хочется, отвечать за свои слова это явно не про тебя.

2 пункта.

Отвечаешь вопросом на вопрос? В конкретику не можешь, видимо.