Компания MIPS выступила с новой стратегией развития платформ на базе одноименных процессорных ядер. Речь идет о том, чтобы уменьшить время, требуемое на создание готовых «систем-на-чипе», посему стратегия и получила название SOC-it.
Платформы SOC-it будут оптимизированы для норм 90 и 65 нм и будут также проходить тестирование и верификацию в рамках программы MIPS-Verified. В рамках стратегии SOC-it разработчикам будет дан доступ к обширной экосистеме, в которую входят поставщики программных инструментов и вендоры систем реального времени, IP и ESL (Electronic System-Level) компании.
В платформу SOC-it входит определенный набор компонент, как программных, так и аппаратных, описанных на уровне HAL (Hardware Abstraction Layer). Уровни, лежащие ниже HAL, могут быть модифицированы по усмотрению производителя без влияния на программную совместимость. Аппаратную часть платформы можно разбить на два главных элемента: аппаратное ядро, доступное напрямую от MIPS Technologies и набор общих для многих встраиваемых систем периферийных интерфейсов. В аппаратное ядро входит подсистема памяти, обработчики прерываний и внутрипичовые соединения. В набор периферийных интерфейсов: таймер реального времени (Real Time Clock или RTC), последовательный порт UART и интерфейс ввода/вывода общего назначения (GPIO).
Также новинкой платформы SOC-it является использование контроллера кэш-памяти второго уровня (L2) SOC-it L2 Cache Controller, разработанного с целью снижения задержек доступа к памяти и энергопотребления. Полностью синтезируемый, контроллер может быть использован совместно со всеми OCP-ядрами MIPS Technologies и использует стандартные библиотеки памяти. Дизайн SOC-it L2 Cache Controller доступен для заказа уже сейчас.
Второй любопытной новинкой SOC-it станет системный контроллер SOC-it System Controller (будет доступен в первом квартале 2007 года), использующий перекрестную структуру шины, опять-таки, для снижения задержек доступа к DDR/DDR2-памяти. Также в состав SOC-it входит контроллер SRAM, обработчик прерываний и контроллер шины внешних устройств, таких как ПЗУ/ППЗУ или ОЗУ.