В Сети начали появляться сведения о программе очередной Международной конференции по полупроводникам - International Solid State Conference (ISSCC), которая будет проходить с 3 по 7 февраля в Сан-Франциско, США. Несколько тем для обсуждения оказались довольно интересными.
Например, Intel на конференции собирается рассказать о новых технологических элементах будущих 64-битных процессоров линейки Itanium - Deerfield и Madison: 16 Кб кэш-памяти с однотактовой выборкой, о 3 Мб кэш-памяти L3, размещенной на чипе, которая, по утверждениям Intel и НР, обеспечит 85% прирост эффективности и будет работать на частотах до 1,2 ГГц. Этот кэш будет заполняться каждые четыре такта и позволит добиться пропускной способности в 64 Гб/с при тактовой частоте в 1 ГГц.
На конференции будет рассказано о процессоре Power 4 от IBM, который, как ожидается, будет представлять из себя 1,5 ГГц чип с использованием SOI.
Прозвучит кое-что интересное и о SDRAM. Samsung намерена представить планы по выпуску в течение следующих десяти лет 16 Гб модулей памяти, а также планы по переходу на напряжение питания памяти 1,8 В уже в 2002, а на 1,0 В – в 2005. Помимо этого, Samsung утверждает, что, как минимум в течение ближайших десяти лет, для продуктов памяти будет справедлив закон Мура.
Другие темы, которые будут затронуты на конференции: перспективы оптических соединений в процессорах, которые, как ожидается, рано или поздно придут на смену меди, кое-что о шине EV8 от Compaq/Intel, и многое другое. Сам документ-программа конференции представляет из себя 82-страничный труд, одни только анонсы докладов и выступлений представляют из себя достаточно интересное чтиво. Что же действительно интересного произойдет на очередной International Solid State Conference, мы расскажем по мере поступления фактов. Следите за новостями...