На проходящей сейчас в Санта Клара конференции JEDEX Conference представители компаний, входящих в JEDEC, опубликовали первые детали спецификаций второго поколения продуктов памяти стандарта Double Data Rate SDRAM, или просто DDR-II.
Разработка стандарта DDR-II, призванного заменить нынешнюю память DDR SDRAM. или DDR-I, ведется уже несколько месяцев, да и сам рынок уже вполне созрел для миграции с нынешних массовых 200/266 МГц версий DDR SDRAM на более быстрые 333 Мгц и 400 МГц продукты или DDR-II. Правда, до сих пор JEDEC так и не выразила четкого мнения о стандартизации DDR400, уже представленной в образцах компаниями Samsung и Micron. Вполне возможно, отмечают наблюдатели, что рынок сразу перейдет с уже ратифицированного JEDEC стандарта DDR333 на DDR-II. Некоторые представители компаний называют DDR400 экзотикой, предназначенной для специальных приложений, и не видят в стандартизации спецификаций DDR400 никакого смысла.
В любом случае, все производители DRAM ведут разработку прототипов DDR-II. Ожидается, что в образцах такие продукты начнут появляться ближе к концу 2002 - началу 2003 года, а массовой DDR-II станет в 2004 году.
В ближайшее время JEDEC намерена определиться с финальными спецификациями DDR-II. Окончательные характеристики чипов будут подготовлены к июню, а спецификации модулей появятся ближе к сентябрю.
Итак, просуммируем известные параметры нового поколения продуктов памяти - DDR-II
- Система команд, аналогичная продуктам DDR-I
- Поддержка 4- и 8-битных пакетов данных
- Тактовые частоты DDR-II памяти:
- Для ПК и других массовых рынков - 400, 533 и 667 МГц
- Для рынка высокоскоростной графики - 800 и 1000 МГц
- Пропускная способность - 3200 Мб/с
- Первые продукты DDR-II - 512 Мбит чипы с напряжением питания 1,8 В
- Упаковка - 200-, 220- и 240-контактные корпуса FBGA
- CL (CAS Latency, задержка сигнала CAS) - без половинных циклов и без команд прерывания
- Дополнительные спецификации для задержек чтения и записи (write latency and read latency)
- Отложенный (posted) CAS, дифференциальное стробирование (differential strobe), внешняя калибровка выходного сигнала (off-chip output driver calibration, OCD), встроенная терминация (on-die termination, ODT), импульсное прерывание
- Интерфейс - SSTL_1.8 I/O
- 1 Кб адресация для 512 Мбит x4/x8 чипов и 2 Кб для 512 Мбит x 16
- 4-битная канальная архитектура блока упреждающей выборки (pre-fetch) (у DDR-1 - 2-битная)