Intel увеличит число процессорных ядер в новом поколении "Nova Lake"

Intel готовится значительно увеличить число процессорных ядер в следующем поколении настольных процессоров на архитектуре «Nova Lake» Для настольных систем, получивших обозначение «Nova Lake-S», максимальная конфигурация ядер составит 16P + 32E + 4LPE, что в сумме дает 52 вычислительных ядра на сокет. В этой схеме используются 16 производительных ядер «Coyote Cove» (P-cores), 32 энергоэффективных ядра «Arctic Wolf» (E-cores), сгруппированные в восемь кластеров, и 4 дополнительных малопотребляющих ядра LPE, основанных на той же архитектуре «Arctic Wolf». P и E-ядра имеют общий кэш L3, тогда как ядра LPE вынесены в отдельный энергосберегающий блок SoC, по аналогии с «Meteor Lake». Старшая модель Core Ultra 9 получит кэш L3 объемом 144 МБ, что положительно скажется на игровой производительности.

Максимальная конфигурация 16P + 32E + 4LPE будет доступна только для флагманских моделей Core Ultra 9. Ожидается, что эти процессоры (включая версии с разблокированным множителем K/KF) получат базовое тепловыделение на уровне 150 Вт. Конфигурации младших серий — Core Ultra 7, 5 и 3 — будут проще. Так, Core Ultra 7 будет использовать схему 14P + 24E + 4LPE (42 ядра). Для этого Intel отключит два производительных ядра и два кластера E-ядер, а также уменьшит объем кэша L3. Старшие версии Core Ultra 7 (K/KF) сохранят TDP в 150 Вт.

Серия Core Ultra 5 «Nova Lake-S» станет особенно интересной. Intel увеличит число ядер по сравнению с предыдущими поколениями: старшие модели (K/KF) получат конфигурацию 8P + 16E + 4LPE, что дает 28 ядер на сокет. Также планируются варианты с 8P + 12E + 4LPE и бюджетные версии с 6P + 8E + 4LPE. Неясно, будут ли эти процессоры физически основаны на кристалле Core Ultra 9 или Intel разработает уменьшенный Compute Tile. Блок SoC с 4 LPE-ядрами останется без изменений.

В бюджетном сегменте Core Ultra 3 появятся два варианта: старший — 4P + 8E + 4LPE (16 ядер, TDP 65 Вт) и младший — 4P + 4E + 4LPE (12 ядер, TDP 65 Вт).

По части ввода-вывода (I/O) Intel сохранит общий подход: количество линий PCIe будет зависеть от чипсета, а не от класса процессора. Флагманская платформа «Nova Lake-S» предложит 32 линии PCIe 5.0 и 16 линий PCIe 4.0. Чипсетная шина будет обновлена до DMI 5.0, что обеспечит пропускную способность на уровне PCIe 5.0 x8 для топовых моделей и PCIe 5.0 x4 для средних решений.

Встроенная графика (iGPU) в «Nova Lake-S» будет основываться на архитектуре Xe3 «Celestial» с заметным ростом производительности. Однако она будет скромнее, чем в мобильных вариантах H- и U-сегментов. Все модели процессоров получат NPU, совместимую с требованиями Microsoft Copilot+ для локального ускорения AI-задач.

Дебют «Nova Lake-S» ожидается в 2026 году.