Samsung Electronics сегодня сообщила о создании первой микросхемы DDR2 DRAM-памяти, выполненной с соблюдением норм 50-нм технологического процесса. По оценке источника, переход на более тонкие нормы с текущего 60-нм техпроцесса позволит увеличить эффективность производства на 55%.
Плотность нового чипа составляет 1 Гбит. Помимо уменьшения размеров элемента, в микросхеме использованы технологии неплоских (или трехмерных) транзисторов и многослойных диэлектриков.
Ключевой технологией для 50-нм производства, по заявлению Samsung, является разработанная компанией технология селективного эпитаксиального роста (SEG, selective epitaxial growth), по которой выполняются транзисторы микросхемы. У неплоского транзистора электронный канал шире, что позволяет снизить энергопотребление и улучшить быстродействие. Для обеспечения низкого энергопотребления также используется многослойный диэлектрик (ZrO2/Al2O3/ZrO2), к тому же способный изолировать больший заряд, что, в свою очередь, позволяет увеличить время обновления ячейки памяти.
Наконец, в 50-нм чипах нашла применение патентованная Samsung технология RCAT (recess channel array transistor), увеличивающая эффективное время обновления ячейки DRAM вдвое и позволяющая масштабировать дизайн оперативной памяти в область более тонких производственных норм.
Как ожидается, Samsung начнет массовое производство 50-нм DRAM в 2008 году. Компания прогнозирует, что в 2010-2011 годах эта технология будет основной при производстве чипов оперативной памяти, а в 2011 году объем продаж 50-нм DRAM достигнет 55 млрд. долларов.