Исследование основных характеристик модулей памяти. Часть 24: Модули Corsair DDR2-800 с низкими задержками и поддержкой EPP (XMS2-6400C3)
Мы продолжаем изучение важнейших характеристик высокоскоростных модулей DDR2 с помощью универсального тестового пакета RightMark Memory Analyzer. Сегодня мы рассмотрим новое предложение от Corsair — высокоскоростные модули памяти категории DDR2-800, поддерживающие расширения стандарта SPD EPP (Enhanced Performance Profiles) и обладающие экстремально низкими задержками — 2-ГБ двухканальный комплект модулей памяти XMS2-6400C3.
Информация о производителе модуля
Производитель модуля: Corsair Memory
Производитель микросхем модуля: неизвестен
Сайт производителя модуля: http://www.corsairmemory.com/corsair/xms2.html
Внешний вид модуля
Фото модуля памяти
Part Number модуля
Расшифровка Part Number модуля
Руководство по расшифровке Part Number модулей памяти DDR2 серии XMS2 на сайте производителя отсутствует. В брошюре модулей TWIN2X2048-6400C3 указывается, что продукт представляет собой комплект из двух модулей общим объемом 2 ГБ, основанных на 16 микросхемах 64M x 8. Модули поддерживают новый открытый стандарт EPP (расширение SPD), совместно разработанный компаниями Corsair и NVIDIA и позволяющий автоматически настраивать модули на максимальное быстродействие на материнских платах, обладающих поддержкой этого стандарта. Производитель на 100% гарантирует функционирование модулей в режиме DDR2-800 при таймингах профиля EPP 3-4-3-9-2T и питающем напряжении 2.2 В, однако в «стандартной» части SPD в качестве режима по умолчанию указан стандартный режим DDR2-800 с таймингами 5-5-5-18.
Данные микросхемы SPD модуля
Описание общего стандарта SPD:
Описание специфического стандарта SPD для DDR2:
| Параметр |
Байт |
Значение |
Расшифровка |
| Фундаментальный тип памяти |
2 |
08h |
DDR2 SDRAM |
| Общее количество адресных линий строки модуля |
3 |
0Eh |
14 (RA0-RA13) |
| Общее количество адресных линий столбца модуля |
4 |
0Ah |
10 (CA0-CA9) |
| Общее количество физических банков модуля памяти |
5 |
61h |
2 физических банка |
| Внешняя шина данных модуля памяти |
6 |
40h |
64 бит |
| Уровень питающего напряжения |
8 |
05h |
SSTL 1.8V |
| Минимальная длительность периода синхросигнала (tCK) при максимальной задержке CAS# (CL X) |
9 |
25h |
2.50 нс (400.0 МГц) |
| Тип конфигурации модуля |
11 |
00h |
Non-ECC |
| Тип и способ регенерации данных |
12 |
82h |
7.8125 мс 0.5x сокращенная саморегенерация |
| Ширина внешнего интерфейса шины данных (тип организации) используемых микросхем памяти |
13 |
08h |
x8 |
| Ширина внешнего интерфейса шины данных (тип организации) используемых микросхем памяти ECC-модуля |
14 |
00h |
Не определено |
| Длительность передаваемых пакетов (BL) |
16 |
0Ch |
BL = 4, 8 |
| Количество логических банков каждой микросхемы в модуле |
17 |
04h |
4 |
| Поддерживаемые длительности задержки CAS# (CL) |
18 |
30h |
CL = 5, 4 |
| Минимальная длительность периода синхросигнала (tCK) при уменьшенной задержке CAS# (CL X-1) |
23 |
37h |
3.70 нс (270.3 МГц) |
| Минимальная длительность периода синхросигнала (tCK) при уменьшенной задержке CAS# (CL X-2) |
25 |
00h |
Не определено |
| Минимальное время подзарядки данных в строке (tRP) |
27 |
32h |
12.5 нс 5.0, CL = 5 3.37, CL = 4 |
| Минимальная задержка между активизацией соседних строк (tRRD) |
28 |
1Eh |
7.5 нс 3.0, CL = 5 2.03, CL = 4 |
| Минимальная задержка между RAS# и CAS# (tRCD) |
29 |
32h |
12.5 нс 5.0, CL = 5 3.37, CL = 4 |
| Минимальная длительность импульса сигнала RAS# (tRAS) |
30 |
2Dh |
45.0 нс 18.0, CL = 5 12.16, CL = 4 |
| Емкость одного физического банка модуля памяти |
31 |
80h |
512 МБ |
| Период восстановления после записи (tWR) |
36 |
3Ch |
15.0 нс 6.0, CL = 5 4.05, CL = 4 |
| Внутренняя задержка между командами WRITE и READ (tWTR) |
37 |
1Eh |
7.5 нс 3.0, CL = 5 2.03, CL = 4 |
| Внутренняя задержка между командами READ и PRECHARGE (tRTP) |
38 |
1Eh |
7.5 нс 3.0, CL = 5 2.03, CL = 4 |
| Минимальное время цикла строки (tRC) |
41, 40 |
37h, 00h |
55.0 нс 22.0, CL = 5 14.86, CL = 4 |
| Период между командами саморегенерации (tRFC) |
42, 40 |
4Bh, 00h |
75.0 нс 30.0, CL = 5 20.27, CL = 4 |
| Максимальная длительность периода синхросигнала (tCKmax) |
43 |
80h |
8.0 нс |
| Номер ревизии SPD |
62 |
12h |
Ревизия 1.2 |
| Контрольная сумма байт 0-62 |
63 |
98h |
152 (верно) |
| Идентификационный код производителя по JEDEC |
64-71 |
7Fh, 7Fh, 9Eh |
Corsair |
| Part Number модуля |
73-90 |
|
CM2X1024-6400C3 |
| Дата изготовления модуля |
93-94 |
06h, 11h |
2006 год, 17 неделя |
| Серийный номер модуля |
95-98 |
00h, 00h, 00h, 00h |
Не определено |
Содержимое «стандартной» части SPD можно считать привычным для модулей Corsair. Максимальный скоростной режим, на который рассчитаны модули, характеризуется временем цикла 2.5 нс (частота 400 МГц, режим DDR2-800). Этому режиму соответствует первое из поддерживаемых значений tCL = 5, а полная схема таймингов записывается в виде 5-5-5-18, что полностью соответствует характеристикам, заявленным производителем в краткой документации модулей. Уменьшенному значению задержки сигнала CAS# (CL X-1 = 4) соответствует нестандартный период синхросигнала 3.7 нс, то есть частота примерно 270 МГц — вероятно, под этим имеется в виду режим DDR2-533 со временем цикла 3.75 нс. Тем не менее, не совсем корректное значение периода синхросигнала приводит к нецелым значениям в схеме таймингов, которую можно записать (с округлением до десятых) как 4-3.4-3.4-12.2, которая, скорее всего, округлится большинством BIOS материнских плат до 4-4-4-13 (в сторону больших целых значений). Тем не менее, режим DDR2-533 уже давно не является актуальным для высокоскоростных модулей памяти DDR2, так что эти значения вряд ли вообще имеют смысл — пожалуй, было бы разумнее их и вовсе исключить из SPD.
Идентификационный код производителя и Part Number модуля указаны верно, что интересно, в рассматриваемых модулях также присутствуют данные об их дате изготовления (17 неделя 2006 года), тем не менее, серийный номер модулей по-прежнему отсутствует.
Рассмотрим теперь важнейшую информацию «нестандартной» части SPD, соответствующей профилям EPP и представленной байтами 99-127.
Описание стандарта EPP:
| Параметр |
Байт(ы) (биты) |
Значение |
Расшифровка |
| Строка идентификации EPP |
99-101 |
4E566Dh |
Есть поддержка SPD EPP |
| Тип профилей EPP |
102 |
B1h |
Расширенные профили |
| Профиль оптимальной производительности |
103 (1:0) |
00h |
Профиль 0 |
| Используемые профили |
103 (7:4) |
03h |
Профиль 0: присутствует
Профиль 1: присутствует |
| Профиль №0 |
| Уровень питающего напряжения |
104 (6:0) |
10h |
2.2 V |
| Задержка передачи адреса (Addr CMD rate) |
104 (7) |
01h |
2T |
| Время цикла (tCK) |
109 |
25h |
2.50 нс (200.0 МГц) |
| Задержка CAS# (tCL) |
110 |
08h |
3 |
| Минимальная задержка между RAS# и CAS# (tRCD) |
111 |
28h |
10.0 нс (4) |
| Минимальное время подзарядки данных в строке (tRP) |
112 |
1Eh |
7.5 нс (3) |
| Минимальная длительность импульса сигнала RAS# (tRAS) |
113 |
16h |
22.0 нс (12) |
| Период восстановления после записи (tWR) |
114 |
3Ch |
15.0 нс (6) |
| Минимальное время цикла строки (tRC) |
115 |
37h |
55.0 нс (22) |
| Профиль №1 |
| Уровень питающего напряжения |
116 (6:0) |
10h |
2.2 V |
| Задержка передачи адреса (Addr CMD rate) |
116 (7) |
01h |
2T |
| Время цикла (tCK) |
121 |
1Eh |
1.875 нс (266.7 МГц) |
| Задержка CAS# (tCL) |
122 |
20h |
5 |
| Минимальная задержка между RAS# и CAS# (tRCD) |
123 |
26h |
9.5 нс (5.06) |
| Минимальное время подзарядки данных в строке (tRP) |
124 |
26h |
9.5 нс (5.06) |
| Минимальная длительность импульса сигнала RAS# (tRAS) |
125 |
1Ch |
28.0 нс (14.93) |
| Период восстановления после записи (tWR) |
126 |
3Ch |
15.0 нс (8) |
| Минимальное время цикла строки (tRC) |
127 |
37h |
55.0 нс (29.33) |
Видно, что рассматриваемые модули поддерживают стандарт EPP и содержат информацию о двух «расширенных» профилях (возможный вариант — наличие четырех «сокращенных» профилей, в которых опущена большая часть тонких настроек задержек и силы тока различных сигнальных линий). Первому из этих профилей (профилю №0), считающемуся «оптимальным» (рекомендованный к использованию по умолчанию), соответствует время цикла 2.5 нс (режим DDR2-800), однако в отличие от данных стандартной части SPD, в профиле EPP №0 для этого режима указаны тайминги 3-4-3-8.8 (3-4-3-9, с округлением в сторону большего целого), задержка адресно-командного интерфейса 2T и питающее напряжение 2.2 В, а также прочие параметры различных тонких настроек временного и электрического характера, не представленные в таблице. Второй профиль EPP (профиль №1) соответствует режиму DDR2-1066 со временем цикла 1.875 нс. Соответствующая для этого случая схема таймингов также не записывается в целых числах и выглядит как 5-5.06-5.06-14.93, что, очевидно, должно быть воспринято материнскими платами, поддерживающими стандарт EPP, как схема таймингов 5-5-5-15. Задержки адресно-командного интерфейса в этом случае также составляют величину 2T, а питающее напряжение — 2.2 В.
Конфигурации тестовых стендов
Стенд №1
- Процессор: AMD Athlon 64 X2 4800+ (Socket AM2), частота 2.4 ГГц (200 x12)
- Чипсет: NVIDIA nForce4 SLI X16, MCP590
- Материнская плата: ASUS CROSSHAIR, версия BIOS 0203 от 09/12/2006
- Память: 2x1024 МБ Corsair XMS2-6400C3 в режиме DDR2-800, частота 400 МГц (2400 /6), SLI-Ready Memory: «Disabled»
Стенд №2
- Процессор: AMD Athlon 64 X2 4800+ (Socket AM2), частота 2.4 ГГц (200 x12)
- Чипсет: NVIDIA nForce4 SLI X16, MCP590
- Материнская плата: ASUS CROSSHAIR, версия BIOS 0203 от 09/12/2006
- Память: 2x1024 МБ Corsair XMS2-6400C3 в режиме DDR2-800, частота 400 МГц (2400 /6), SLI-Ready Memory: «Optimal» или «High Performance», SLI-OC: «Disabled»
Стенд №3
- Процессор: AMD Athlon 64 X2 4800+ (Socket AM2), частота 2.4 ГГц (240 x10)
- Чипсет: NVIDIA nForce4 SLI X16, MCP590
- Материнская плата: ASUS CROSSHAIR, версия BIOS 0203 от 09/12/2006
- Память: 2x1024 МБ Corsair XMS2-6400C3 в режиме DDR2-1066, частота 480 МГц (2400 /5), SLI-Ready Memory: «High Frequency», SLI-OC: «Disabled»
Стенд №4
- Процессор: AMD Athlon 64 X2 4800+ (Socket AM2), частота 2.67 ГГц (267 x10), напряжение 1.55 V
- Чипсет: NVIDIA nForce4 SLI X16, MCP590
- Материнская плата: ASUS CROSSHAIR, версия BIOS 0203 от 09/12/2006
- Память: 2x1024 МБ Corsair XMS2-6400C3 в режиме DDR2-1066, частота 536 МГц (2680 /5), SLI-Ready Memory: «High Frequency», SLI-OC: «MAX»
Стенд №5
- Процессор: AMD Athlon 64 X2 4800+ (Socket AM2), частота 2.67 ГГц (267 x10), напряжение 1.55 V
- Чипсет: NVIDIA nForce4 SLI X16, MCP590
- Материнская плата: ASUS CROSSHAIR, версия BIOS 0203 от 09/12/2006
- Память: 2x1024 МБ Corsair XMS2-6400C3 в режиме DDR2-1066, частота 575 МГц (2870 /5), SLI-Ready Memory: «High Frequency», SLI-OC: «MAX»
Результаты тестирования
Тесты производительности
В тестах принимала участие материнская плата ASUS CROSSHAIR, поддерживающая модули памяти с EPP. В настройках BIOS этой материнской платы включение/выключение режима профилей EPP обозначается параметром «SLI-Ready Memory», который может принимать значения «Disabled», «Optimal», «High Performance» и «High Frequency». Значение «Disabled» соответствует использованию стандартной информации из SPD для настройки подсистемы памяти, «Optimal» соответствует оптимальному профилю (в соответствии с данными EPP), а оставшиеся варианты «High Performance» и «High Frequency» — профилям, характеризующимися максимальной производительностью (минимальными задержками при стандартной частоте) и максимальной тактовой частотой памяти. Дополнением к опции «SLI-Ready Memory» является настройка «SLI-OC», позволяющая разгонять процессор на требуемое количество процентов (от 0%, то есть отсутствия разгона, до 15% (MAX) с шагом 1%) для достижения максимальной производительности подсистемы памяти. Производитель материнской платы предупреждает, что включение этого режима может потребовать дополнительного увеличения питающего напряжения процессора, что вполне естественно. Помимо этих опций, материнская плата ASUS CROSSHAIR, как и большинство остальных плат с поддержкой EPP, предоставляет возможность ручной настройки огромного количества различных параметров таймингов, поддерживаемых новым DDR2-контроллером процессоров «AM2», а также различных тонких настроек задержек и величин электрического характера, предусмотренных новым стандартом EPP. Подавляющее большинство этих параметров в наших исследованиях принимали значение по умолчанию («Auto»), то есть мы целиком и полностью полагались на автоматическую оптимизацию рабочих характеристик подсистемы памяти, согласно информации, записанной в профилях EPP.
Использовалось пять различных вариантов тестирования рассматриваемых модулей (стенды №№1 — 5):
1. SLI-Ready Memory: Disabled, что соответствует использованию режима по умолчанию из SPD, то есть DDR2-800 с таймингами 5-5-5-18 (и задержками командного интерфейса 2T, согласно «решению» самой платы);
2. SLI-Ready Memory: «High Performance» или «Optimal», которому соответствует режим DDR2-800, но уже с задержками 3-4-3-9-2T, то есть профиль №0 из EPP, который считается «оптимальным»;
3. SLI-Ready Memory: «High Frequency». В этом режиме материнская плата самостоятельно переконфигурировала частоту системной шины и множитель процессора так, чтобы его тактовая частота оставалась на прежнем уровне (2400 МГц = 240 МГц x10), но при этом тактовая частота памяти, соответственно, возросла с 400 до 480 МГц (2400 /5). Схема таймингов памяти в этом случае также выбралась в соответствии с данными профиля EPP №1 — 5-5-5-15-2T.
4. SLI-Ready Memory: «High Frequency». Этот режим тестирования аналогичен предыдущему, но мы позволили материнской плате дополнительно разогнать процессор настолько, насколько это необходимо, выставив опцию «SLI-OC» в положение «MAX» (допускающее не более 15% разгона процессора). Параллельно с этим мы увеличили напряжение на ядре процессора до 1.45 В, чтобы быть уверенными в стабильности его функционирования на повышенной частоте. Последняя в этом случае оказалась равной 2680 МГц (268 МГц x10), что именно такая частота оказывается достаточной, чтобы частота шины памяти составила примерно 533 МГц, вернее, даже чуть больше (2680 МГц /5 = 536 МГц). Легко подсчитать, что разгон процессора составил примерно 11.7%.
5. SLI-Ready Memory: «High Frequency», SLI-OC: «MAX». В последнем режиме тестирования мы задались целью достичь максимально возможной частоты функционирования модулей памяти, дополнительно воспользовавшись ручным разгоном процессора по опорной частоте тактового генератора. Последняя определялась экспериментально (по критерию исчезновения ошибок в тесте стабильности памяти) и оказалась равной 287 МГц (частота процессора 2870 МГц, напряжение на ядре 1.5 В), что соответствует частоте памяти примерно 575 МГц. Напряжение питания модулей памяти было увеличено до максимального разумного значения 2.4 В, схема таймингов осталась прежней — 5-5-5-15-2T.
Начиная с настоящего исследования модулей памяти, методика тестирования дополнена измерениями средней и максимальной реальной ПСП в условиях одновременного доступа к памяти со стороны обоих ядер, осуществляемыми с помощью вспомогательной утилиты RightMark Multi-Threaded Memory Test, входящей в состав последней версии тестового пакета RightMark Memory Analyzer 3.72. Связано это с тем, что нынешнее поколение двухъядерных процессоров AMD, как было показано нами, явно не раскрывает в полной мере потенциал высокоскоростной памяти типа DDR2, функционирующей в двухканальном режиме. Использование «двухъядерного» режима доступа к памяти, как было недавно показано нами, в некоторой степени позволяет снять ограничения, связанные с микроархитектурными особенностями ядра процессора и позволяет, таким образом, достичь больших значений реальной ПСП и в большей степени отразить реальные характеристики подсистемы памяти.
|