С чем едят Jalapeno?



Jalapeno — процессор седьмого поколения архитектуры х86, представляющий собой попытку компании Cyrix сохранить свою рыночную нишу. В создании этого процессора компания пошла по пути AMD, поэтому Jalapeno чем-то похож на K7.

Как и остальные процессоры 7 поколения, этот также "оптимизирован для высоких тактовых частот", то есть имеет более длинные конвейеры, чем большинство процессоров 6 поколения, а также ряд "стандартных" конструктивных решений:

  • Два конвейерных (fully pipelined) узла вычислений с плавающей точкой. Это значит, что в идеале процессор выполняет 2 инструкции за такт, то есть, достигает производительности 1 GFLOP при 500 МГц. Однако, архитектура узлов арифметики с плавающей точкой у Jalapeno такова, что он вряд ли окажется среди лидеров по скорости вычислений. По количеству тактов, необходимых для выполнения операций, данный процессор уступает всем другим представителям 7 поколения. Правда, за счет использования конвейеров большой длины этот недостаток нивелируется.
  • Больше кэша. Тут, правда, все не так просто. У Jalapeno меньше кэша L1, чем у предыдущего процессора от Cyrix — М2. У того — 64К унифицированного кэша, у этого — 16К на команды и 16К на данные. Зато добавлено 256К 8-way associative кэша L2 (чем больше "way-ность", тем меньше вероятность "промаха").
  • Архитектура SIMD. Jalapeno использует набор команд 3Dnow!. При этом реализация блока обработки команд 3Dnow! такова, что выполнение каждой инструкции занимает больше тактов, чем у К7 и даже К6-2! Однако, опять-таки за счет длинных конвейеров вроде бы удается достичь приемлемой производительности.
  • Длинные конвейеры. Как и у конкурентов — К7 и WinChip-4, у Jalapeno имеются в наличии достаточно длинные конвейеры — целочисленный длиной 11 и конвейер узла вычислений сплавающей точкой длины 15. Такая архитектура позволяет легко достичь тактовой частоты процессора 600 МГц при 0.18-микронной технологии.
  • Уменьшение числа тактов, необходимых для выполнения операций. К сожалению, не все операции с плавающей точкой могут быть эффективно конвейеризированы. Естественным способом оптимизировать процессор для выполнения таких операций, как деление двух чисел с плавающей точкой или вычисление квадратного корня является уменьшение числа тактов, необходимых для выполнения операций. По этому показателю Cyrix остается позади всех процессоров 7 поколения, однако, превосходит процессоры 6 поколения. Для примера можно привести число тактов, необходимых для выполнения операции деления.
Точность Jalapeno Pentium III
single (32-bit) 23 17
single (SIMD) 6? ??
double (64-bit) 33 36
extended (80-bit) 33 56

В этой таблице SIMD означает выполнение инструкций 3Dnow! или KNI.

Под знаменем интеграции!

Все описанное выше позволяет предположить, что Jalapeno, вернее, М3, так как Jalapeno — только название ядра, может приблизиться к уровню К7, но не достигнет его. Тем не менее, этот процессор, по-видимому, будет ближайшим конкурентом К7 и скорее всего превзойдет Coppermine от Intel, ожидаемый в конце 1999 года. Кроме того, не будем забывать увлечение компании National Semiconductor интегрированными процессорами, "PC On A Chip". Несмотря на то, что MediaGX не стал хитом сезона, этот продукт заставил обратить внимание на этот сегмент рынка и подвиг Intel и IDT на проведение разработок в этой области (например, i820). Предполагается, что М3 также будет иметь встроенный графический узел. Таким образом, можно будет сэкономить деньги на видеокарте. Правда, у нас такой путь мало популярен, тем более, что встроенный графический узел естественным образом будет уступать Voodoo4, TNT3, G250 (или что там будет круто к моменту выхода М3). Тем не менее, расположение графического узла близко к процессору имеет и свои преимущества: например, можно использовать кэш L2 для кэширования текстур и помощи в буферизации. Вот некоторые характеристики графического узла, предоставленные Cyrix: 3 миллиона полигонов/сек, 266Mpixel/сек, 230 МГц dot clock, поддержка "индустриальных стандартов API" (по-видимому, следует читать — поддержка DirectX и OpenGL), независимый Fog/Alpha Anisotropic Texture Filtering, Anti-aliasing, интегрированная поддержка воспроизведения MPEG2/DVD. Так что сравнивайте сами.

М3 будет также содержать встроенный контроллер памяти, который, по утверждениям компании, способен уменьшить время доступа к DRAM. По данным Cyrix это время будет составлять менее 20ns против 50ns для нынешних реализаций контроллеров памяти архитектур Socket7 и Slot1. Их контроллер также способен держать открытыми до 32 страниц памяти, что превосходит возможности нынешних чипсетов.

Маленький размер кристалла?

Cyrix пытается уверить публику, что их процессор имеет маленький размер кристалла. Тут все зависит от того, с какой стороны посмотреть. Если учитывать, сколько всего они туда наинтегрировали, может, это и так. А если смотреть на цифры… М-да… При технологии 0.18 микрон М3 имеет площадь кристалла
120мм2, что на 26% больше площади кристалла К7. Самое лучшее, что можно сказать про М3 - площадь его кристалла меньше, чем у 0.25-микронного CeleronA (правда, практически равна площади 0.25-микронного К6-3). Однако к моменту выхода М3 все уже перейдут на 0.18-микронную технологию. Но так ли это плохо для Cyrix? Если приплюсовать к площади К7 площадь кристалла на видеокарте, получится намного больше :) Короче говоря, те, кто хочет получить High-end графику, все равно не купят М3, а остальные (особенно "у них") задумаются, а не купить ли процессор, который на 10% дороже, если при этом можно сэкономить 40% на видеокарте.

Гонка мегагерц

Даже если М3-500 будет превосходить РII-500 по всем показателям, он заведомо проиграет PII-666 (или 667, если эта цифра не нравится Intel). Что же делает Cyrix для повышения частоты процессоров? Ответ: идет "на шаг впереди" AMD. Если К7 имеет целочисленный конвейер длины 10, то М3 — аж 11. Разумеется, тактовая частота определяется не только длиной конвейера, но это все-таки шаги "в правильном направлении". Cyrix предполагает представить 600-мегагерцовый сэмпл в конце 1999 года, а в первом квартале 2000-го — 666-мегагерцовый. Таким образом, компания оказывается всего в шаге или двух позади Intel и AMD. Разительный контраст с современным положением вещей, когда "верхний" вариант М2 со своими 250-ю мегагерцами находится в 4 или 5 "полноценных" шагах от PII-450 (266?, 300, 350, 400 мегагерц). По прогнозам, к 1 кварталу 2000 года минимальная тактовая частота процессоров на рынке будет составлять 500МГц (IDT WinChip-4, если появится), а максимальная — где-то в районе 800МГц. Таким образом, с самого-самого низа компания поднимается в золотую середину и даже немного выше (естественно, при условии, что всем компаниям удастся задуманное).

Почему 666?

Выше было предсказано, что нас ждет 666МГц Jalapeno. Почему не 650, спросите вы? Поскольку М3 интегрирует в себе все, что можно, велика вероятность того, что он будет использовать собственный формат системной платы (как MediaGX). Какова же будет частота системной шины? Вероятно, М3 не будет использовать частоту 200МГц. Это AMD повезло — досталась EV-6 от Alpha, а самим разрабатывать — накладно. Так что, скорее всего, будет 100 или 133. Я ставлю на 133, поскольку у Cyrix уже были опыты повышения частоты системной шины (например, 6х86 работал на шине 83МГц, когда остальные использовали 66-мегагерцовую шину). К тому же к моменту выхода М3 100-мегагерцовая шина начнет устаревать.

Поводы для беспокойства

32К кэша L1? Хватит ли размера кэша L2, чтобы скомпенсировать это? Достаточно ли хорош встроенный контроллер памяти для того, чтобы хватило размера кэша?

Jalapeno не имеет такой схемы, кэширования, как К7. По этому показателю его можно сравнивать только с Intel-овским Coppermine — оба имеют на борту по 256К кэша L2. Похоже, что кэш у М3 работает эффективнее, но не на много. Учитывая, что инструкции 3Dnow! обрабатывают большее количество операндов, эффективное их использование может потребовать более серьезной схемы кэширования. Кроме того, у Jalapeno всего два узла операций с плавающей точкой. Из этого можно сделать вывод, что М3 будет отставать от К7 в играх, причем, если в играх, построенных на чистых инструкциях х87, это отставание будет не столь велико, то в играх, использующих 3Dnow!, отставание, по-видимому, будет значительным. Правда, учитывая интегрированный графический узел, Cyrix может использовать все возможности для максимальной софтверной поддержки API, использующих 3Dnow!

Я не буду здесь обсуждать достоинства и недостатки интегрированного графического узла. С одной стороны, такое решение привлечет тех ОЕМ-производителей, которые стремятся интегрировать графику во все, что только можно. С другой — оттолкнет продвинутых пользователей. Даже если интегрированный узел удовлетворяет всем требованиям сегодняшнего дня, постепенно он становится гирей на ногах системы. С другой стороны, постоянно поддерживать свою видеоподсистему на уровне — тоже занятие непростое и недешевое. Но один момент настораживает. Не ставит ли собственный формат системной платы крест на возможности модернизации системы? Не придется ли для замены через пару лет М3-600 на какой-нибудь М3+ -1000 менять и системную плату?

Западные специалисты считают, что у М3 есть шанс получить признание и у геймеров, если они примут идею интегрированного видео. Наши геймеры, как мне кажется, такую идею не воспримут. Да и вообще, перспективы М3 на нашем рынке плохо просматриваются…

Вопросы (пока без ответов)

Увидим ли мы Jalapeno в менее интегрированной форме? Иными словами, будет ли версия М3 для Socket370 или SlotA? Это, скорее всего, решится в соревновании между Mxi и Jedi. Если Jedi будет продаваться успешно, а Mxi — нет, National, возможно, придется пересмотреть свои интеграционные планы.

K7, с которым я сравнивал Jalapeno на протяжении всей статьи, разработан для самого верхнего сегмента рынка, чтобы потом проникнуть в средний, и, наконец, безболезненно опуститься в сектор low-end. А что же Jalapeno? Будет ли это чип "нижнего среднего класса" или у National есть какие-то свои планы? Увидим ли мы Jalapeno без кэша L2 в нижней части low-end сектора? Посмотрим…

В заключение — голые факты

Операции с плавающей точкой Jalapeno K7 Coppermine
Avg. FPU latency
Среднее число тактов на выполнение операции
4.5 4 4
x87 FMUL throughput (per issue)
Тактов на выполнение конвейеризованной операции (на узел)
1 1 2
x87 FADD throughput (per issue)
Тактов на выполнение конвейеризованной операции (на узел
1 1 1
# of issues per cpu clock cycle
Число узлов
2 3 1
Optimal x87 math ops per cycle
Оптимальное число инструкций с плавающей точкой на такт
2 2 1


Память Jalapeno K7 Coppermine
L1 cache size
Размер кэша L1
32К 128К 64К
L1 cache associativity
Ассоциативность кэша L1
4-way? 2-way 4-way
L2 cache size
Размер кэша L2
256K 512K+ 256K
L2 cache speed
Частота кэша L2
Full 1/3* Full
L2 cache associativity
Ассоциативность кэша L2
8-way 4-way? 4-way?
Memory bus speed
Частота шины памяти
133MHz? 200MHz+ 133MHz

* Частота кэша приведена для первого варианта К7, выход которого планируется в первой половине 1999 года. Ко времени выхода Jalapeno, весьма вероятно, будет выпущена версия К7 с кэшем L2, работающим на частоте кристалла.




Дополнительно

iXBT BRAND 2016

«iXBT Brand 2016» — Выбор читателей в номинации «Процессоры (CPU)»:
Подробнее с условиями участия в розыгрыше можно ознакомиться здесь. Текущие результаты опроса доступны тут.

Нашли ошибку на сайте? Выделите текст и нажмите Shift+Enter

Код для блога бета

Выделите HTML-код в поле, скопируйте его в буфер и вставьте в свой блог.