Huawei планирует достичь плотности транзисторов уровня 1.4 нм к 2031 году

На симпозиуме IEEE ISCAS 2026 в Шанхае глава чип-подразделения Huawei Хэ Тинбо (He Tingbo) представила новую концепцию проектирования микросхем под названием Tau Scaling Law. Из-за санкций США компания лишена доступа к передовому оборудованию для уменьшения размеров транзисторов. Вместо этого новый подход фокусируется на сокращении задержек сигнала и оптимизации перемещения данных на системном уровне. Благодаря этому Huawei рассчитывает к 2031 году выпускать чипы с плотностью транзисторов, эквивалентной техпроцессу 1.4 нм.

Практическим воплощением теории стала архитектура LogicFolding, которая предполагает многослойное структурирование логических цепей. По заявлению производителя, физическое «складывание» схемы укорачивает внутренние соединения, что увеличивает плотность транзисторов на 55% и повышает энергоэффективность на 41% по сравнению с обычной двухмерной компоновкой.

Первые процессоры Kirin на базе новой архитектуры LogicFolding появятся в смартфонах осенью 2026 года, а к 2030 году технологию планируют внедрить в ИИ-ускорители Ascend. Сообщается, что концепция тайно развивалась в течение шести лет, за которые компания выпустила 381 чип со смежными методами оптимизации. Аналитики называют метод жизнеспособным решением в условиях ограничений, но указывают на будущие сложности с теплоотводом многослойных структур.