SpaceMareen

А кому этот обойдётся дешевле? :>

С одной стороны да, можно наклепать много таких за счёт того что 12 нм задействовано а не 6/7. С другой стороны Zen+ откровенно устаревшая. 12-нм Zen2 смотрелась бы куда лучше.

Прекрасно. Оверпрайс ради маржи с корпоративной «безопасности» будут втюхивать тем кому он совершенно не нужен.

Нет, кэш нужен не только в играх.

Поддерживаю, но не считаю что это вопрос личных убеждений. АМД после пары месяцев запуска Zen3 сказало «продали миллион». То есть продан миллион 5600/5800/5900/5950. За пару месяцев. Все ясно, все понятно.
.
О RDNA2 конкретные цифры были? Об Ampere конкретные цифры были? Нет, только отмазки «проблемы, планируем нарастить». Это все что угодно в диапазоне от умалчивания до лицемерия, но никак не честность. Так что укорять можно вполне обосновано.

Игрунам разве что.

Оперативно освоили 15 лет назад

Фиджи были до полярисов, так что не в счёт. А 500 полярисы за свою цену были хороши, да.

Rx 580 примерно такой и была и норм.

Конкретные куски кода больше привязаны к компиляторам, чем к процессорной архитектуре.
.
Критерии полноценности были вполне прозрачно обозначены выше.

Так есть же. Птицы потомки динозавров. Туатары от оригинала вообще ещё меньше ушли.

Итого: 2х128 в два раза медленнее, чем 1х256, 2х256 в два раза медленнее, чем 1х512. Количество тактов на исполнение этих инструкций не от ОоО зависит, хотя слова умные.
.
По моему подходу АВХ у Интела «настоящий», потому что реализован полноценно. На тех FPU что стоят в Zen2 VPDPWSSD в один такт не сделаешь.

Почти все (есть отдельные инструкции которые могут занимать вплоть до сотен циклов, например RDSEED) один либо два. Если FPU в 2 раза больше то тактов нужно в два раза меньше. Поэтому те AVX2 инструкции, которые на Zen занимали 2 такта, в Zen2 стали занимать один (а те что четыре два — исходный комментарий имел ввиду двукратную разницу в скорости исполнения между 2х256 и 1х512). Пример — VINSERTI128 (АВХ2 инструкция) в Экскаваторе занимал 2 такта, в Zen1 два такта, в Zen1+ два такта, а в Zen2 FPU увеличили с 128 до 256 и он стал выполняться за один (точно-точно) такт.

Только это никак не говорит о том, что на сложение двух чисел процессору нужно 13 тактов. Сложение запросто делается в один такт. Разница между сложением двух чисел и скажем 8 в AVX только в количестве задействованных бит FPU. 256 битному FPU плевать, будет ли за один такт на нем перемножено переменных на 32 бита или на 256. Максимум сильнее нагреется.

Считать количество исполненных ассемблерных команд и делить их на частоту. По этой методичке операция сложения будет занимать 13 команд, следовательно процессору на сложение нужно 13 тактов (не нужно). Разбирать AVX c таким подходом бессмысленно.
.
int c = a + b;
.
__static_initialization_and_destruction_0(int, int):
push rbp
mov rbp, rsp
sub rsp, 16
mov DWORD PTR [rbp-4], edi
mov DWORD PTR [rbp-8], esi
cmp DWORD PTR [rbp-4], 1
jne .L5
cmp DWORD PTR [rbp-8], 65535
jne .L5
mov edi, OFFSET FLAT:_ZStL8__ioinit
call std::ios_base::Init::Init() [complete object constructor]
mov edx, OFFSET FLAT:__dso_handle
mov esi, OFFSET FLAT:_ZStL8__ioinit
mov edi, OFFSET FLAT:_ZNSt8ios_base4InitD1Ev
call __cxa_atexit

Как именно вы собираетесь считать время ассемблерного кода?
.
AMD может сделать AVX-512 в два такта, оно делало это с AVX2 (AVX-256) первые два поколения Zen пока не удвоило FPU в Zen2 до 256.

Вы кому-то не тому претензии выставляете. Мною о не нужно не было сказано ни слова.

Вот старый сталкер был не трешовым и не на коленке =))

Стимдек для богатых?

Увеличенный на 20% кэш третьего уровня — где в новости цифры? Читатель должен по памяти умножать?