Samsung: первые чипы стандарта DDR-II SDRAM. Важное дополнение — @ 29.05.2002 13:38

Вчерашняя новость, касающаяся выпуска компанией Samsung Electronics первых в индустрии 512 Мбит чипов стандарта DDR-II SDRAM (K4T5104(08/16)3QM), думается, будет неполной, если не дополнить приведенные вечера данные сегодняшними, полученными из опубликованных на сайте компании подробностями.

Итак, новые 512 Мбит чипы от Samsung, удовлетворяющие требованиям принятого в марте 2002 года стандарта JEDEC DDR-II, имеют следующие характеристики:

• Напряжение питания 1,8 В
• Скорость обмена данными 533 Mbps/p (то есть, 533 Мбит/с на контакт)
• Дифференциальное стробирование (differential strobe)
• Внешняя калибровка выходного сигнала (off-chip output driver calibration, OCD)
• Встроенная терминация (on-die termination, ODT)
• Стандартное 4-банковое ядро с независимой архитектурой - 4 Bank
• Отложенный CAS# - Posted CAS
• Программируемые задержки выдачи CAS# (Programmable CAS Latency: 3, 4, 5 и 6 - Optional); программируемые дополнительно вводимые задержки Programmable Additive Latency: 0, 1 , 2 , 3 and 4, импульсное прерывание
• Задержка на запись данных: строится по схеме задержка на чтение - 1 такт - Write Latency(WL) = Read Latency(RL) -1
• Поддерживаемые длины пакетов: Burst Length - 4 (Read/Write Interrupt Prohibited but only Read interrupted by Read & Write interrupted by Write are allowed), или 8 (Interleave/nibble sequential) Programmable Sequential / Interleave Burst Mode
• 4 слова за цикл в режиме запрещения задержки операции чтения/записи при том, что задержка при чтении/записи разрешена в однофазных режимах
• 8 слов за цикл в режиме последовательных чередующихся / прерывающихся фаз в полностью программируемом (управляемом) режиме переключения между последовательным и чередующимся пакетным режимом
• Поддержка двунаправленного стробирования с опциональным однонаправленным - Bidirectional, (Single-ended data-strobe is an optional feature). Означает, что контроллер не обязательно должен находится в начале цепи, он может быть расположен в любом месте структуры. Для этого введен режим динамической подстройки полного сопротивления от источника - Off-Chip Driver(OCD) Impedance Adjustment
• Для регенерации массива используется 2х-сокращенная авто- и саморегенерация (Auto Refresh, CBR, и Self Refresh, Refesh Period 7,8 мс, 8192 цикла регенерации / 64 мс)

Для тех, кого действительно заинтересовал режим работы и характеристики нового стандарта памяти, который придет к нам уже в следующем году, рекомендуем скачать и изучить вот этот документ, подробно описывающий новые чипы. Вполне возможно, что что-то подобное появится в ближайшем времени от конкурентов Samsung - компаний Micron, Infineon, или, японской Elpida.