Yellowstone, или Yellowstone Octal Data Rate (ODR), будет обеспечивать передачу до восьми бит данных за один такт, что достигается дифференциальным распараллеливанием передачи сигнала на частоте 3,2 ГГц. Технология Yellowstone основывается на реально дифференциальном (предыдущий протокол RSL был псевдо-дифференциальный) сигнальном протоколе DRSL (Differential Rambus Signaling Levels), с размахом 200 мВ (1,2 В - логический 0, 1,0 В - логическая 1), включая внутрикристальную терминацию и двунаправленную передачу сигналов.
Технология Octal Data Rate основана на умножении внешнего задающего системного сигнала 400 МГц в 4 раза внутри чипа и увеличивает тактовую частоту микросхемы памяти с 400 МГц до 1,6 ГГц. С учетом технологии передачи данных по обоим фронтам синхросигнала, речь идет уже о 3,2 ГГц. Схема ФАПЧ стабилизирует синхронизацию и удерживает уровень случайных выбросов не более 30 пс.
На конференции была представлена интерфейсная технология контроллера памяти Yellowstone - FlexPhase. Более того, был представлен прототип материнской платы с использованием технологии Yellowstone.
Помимо этого, на конференции были представлены подробности о разрабатываемой технологии высокоскоростного последовательного интерфейса RaSer между RDRAM и чипсетом. Этой технологии также отводится достойное место в роадмэпе компании. На конференции была анонсирована новая версия последовательного интерфейса, RaSer V, с пропускной способностью до 6,4 Gbps.
В целом, роадмэп интерфейсов Rambus выглядит таким образом:
