Как известно, с 22 по 24 сентября в Сан-Франциско проходит Форум Intel для разработчиков (Intel Developer Forum, IDF). Выступая в день открытия мероприятия, генеральный директор и президент корпорации Intel Пол Отеллини (Paul Otellini) продемонстрировал первые образцы микросхем, изготовленных согласно нормам 22-нанометрового технологического процесса.
Осваивая все более тонкие технологические нормы, Intel продолжает доказывать справедливость закона Мура.
В чипах, анонсированных спустя два года после освоения 32-нм технологического процесса, реализовано третье поколение технологии Hi-K с металлическим затвором.
Новая разработка в очередной раз подтвердила, что закон Мура благополучно перешагнул условный рубеж, за которым, по мнению экспертов, полупроводниковая промышленность должна была бы столкнуться с неразрешимыми проблемами.
Работоспособность 22-нанометровой технологии, пригодность нового производственного процесса и надежность продуктов тестируются на модулях памяти SRAM.
Только после достижения успеха с этими изделиями по новой технологии Intel перейдет к выпуску процессоров нового поколения.
Сейчас Intel работает над освоением норм 22 нм в массовом производстве микросхем и намерена воплотить свою стратегию выпуска продукции «тик-так» в следующем поколении решений.
Тестовые микросхемы, выпущенные с соблюдением норм 22 нм представляют собой память SRAM и логические модули. SRAM-ячейки размером 0,108 и 0,092 кв.мкм функционируют в составе массивов по 364 млн. бит.
Ячейка площадью 0,108 кв.мкм оптимизирована для работы в низковольтной среде, а ячейка площадью 0,092 кв.мкм является самой миниатюрной из известных сегодня ячеек SRAM.
На образце размером с ноготь человека размещено 2,9 млрд. транзисторов при плотности примерно вдвое выше, чем в чипах, изготовленных в соответствии с 32-нанометровой технологией.
Для достижения такого результата Intel применяет литографию путем экспонирования маски светом длиной волны 193 нм.
Источники: Intel, Корреспондент iXBT.com в Сан-Франциско