Важной чертой разработки, выполненной специалистами eASIC и Northwest Logic, является более высокое быстродействие, чем у традиционно используемых решений на базе FPGA средней плотности. Выигрыш, по словам разработчиков, достигает 60%. Это позволило обеспечить поддержку скорости передачи 533 Мбит/с (в случае FPGA эта величина ограничена значением 333 Мбит/с).
Продукт будет доступен в изделиях серии eASIC Nextreme. Его основой стало высокопроизводительное ядро контроллера DDR2 SDRAM, созданное в Northwest Logic, и интерфейс физического уровня (DDR PHY), оптимизированный для продукции eASIC. Помимо встроенных каналов ввода-вывода, решение включает и другие периферийные блоки, например, интерфейс AHB/AXI и схемы коррекции ошибок (ECC), что упрощает стыковку с другими подсистемами в составе заказанной интегральной схемы большой степени интеграции.
Напомним, на днях компания представила еще одну разработку в области ASIC. Она позволила компании Nexus Chips существенно улучшить производительность и энергопотребление 3D-ускорителя для мобильных устройств.
Источник: eASIC