Специалисты компании Rambus успешно завершили разработку в области контроллеров памяти DDR3 DRAM. Полностью интегрированная макро-ячейка реализует интерфейс физического уровня (PHY) между логикой контроллера и приборами DDR3 или DDR2 DRAM на эффективных частотах до 1600 МГц.
Оптимизированная по критериям энергопотребления и площади кристалла, интерфейсная ячейка контроллера памяти DDR3 рассчитана на широкий спектр приложений, включая системную память ПК, бытовую электронику, серверы, рабочие станции и сетевое оборудование. По словам Rambus, разработка выполнена таким образом, чтобы упростить интеграцию в другие продукты, включая заказные интегральные схемы (ASIC).
В качестве одной из основных особенностей изделия компания называет наличие цепей для гибкой подстройки временных параметров (технология FlexPhase). К другим ключевым моментам можно отнести поддержку скоростей передачи (эффективных частот) 800-1600 МГц; поддержку режимов DDR3 и DDR2; наличие встроенных цепей автоматической подстройки частоты. Кроме того, решение предусматривает работу с шинами данных разной разрядности (8, 16, 32 и 64 бит) с опциональной поддержкой коррекции ошибок (ECC).
Выпуск продукта сопровождается исчерпывающим набором сопутствующих средств разработки и сервисов Rambus, включая модели для пакетов автоматизированного проектирования и технические руководства.
Источник: Rambus