Корпорация NEC Electronics сообщила о доступности 55-нм платформы CB-55L для ячеечных (cell-based) дизайнов интегральных схем (ИС), производимых по 55-нм технологическому процессу UX7LS, особенностью которого является использование изоляторов с большой диэлектрической проницаемостью (high-k).
NEC, сейчас продающая ежегодно ячеечных ИС на сумму около 625 млн. долларов, планирует увеличить объем продаж чипов, производимых по CB-55L, до 1 млрд. долларов к 2010 году. По данным NEC Electronics, использование в КМОП-процессе UX7LS high-k диэлектриков позволяет уменьшить ток утечки на 75% по сравнению с 90-нм процессом, впервые запущенным в 2002 году.
Энергопотребление CB-55 составляет 1,7 нВт/МГц/вентиль. Удельная плотность логических элементов (вентилей) по сравнению с тем же 90-нм процессов увеличилась в 55-нм технологии на 230%, позволяя разместить на площади в к квадратный миллиметр 925 тысяч вентилей. Максимальное количество вентилей в одном чипе составляет 100 млн., число портов ввода/вывода – 2800. Напряжение питания ядра – 1..1,2 В, портов ввода/вывода – 1,8, 2,5 и 3,3 В. Максимальная тактовая частота составляет 450 МГц при напряжении питания 1,2 В и 233 МГц при питании от 1-В источника.
Как видно из спецификаций, CB-55L предназначен для создания экономичных ИС, применяемых в портативных устройствах с автономным питанием. И, как утверждает компания в пресс-релизе, NEC не планирует разрабатывать более быстродействующую версию платформы.
В рамках платформы NEC предоставляет готовые для интеграции в дизайн контроллеры USB2.0, JPEG, DDR/DDR2 SDRAM, SDIO, цепи фазовой автоподстройки, аналого-цифрового и цифро-аналогового преобразования. Производимые по CB-55L микросхемы будут выпускаться в форма-факторах FPBGA, PBGA, FCBGA.
Небезынтересно также отметить, что в CB-55L не планируется использовать иммерсионной литографии для полного цикла производства – полупроводниковые подложки будут «подмочены» только на критических этапах, оставаясь сухими на всех остальных.