Исследователи из компании Hewlett-Packard сообщили о том, что ими разработан способ производства компьютерных чипов, который позволит увеличить их плотность в восемь раз с помощью нанотехнологий.
При этом сообщается, что коммерциализация разработки не должна занять длительного времени, а первыми продуктами, в которых она может быть применена, станут принтеры производства HP, а также некоторые решения сферы потребительской электроники. Внедрение технологии потребует от производителей внесения минимальных изменений в свой производственный процесс.
Напомним, что в 1964 году (через шесть лет после изобретения интегральной схемы), в процессе подготовки выступления, Гордон Мур (Gordon Moore - один из основателей Intel) высказал предположение, что число транзисторов на кристалле будет удваиваться каждые два года. Представив в виде графика рост производительности запоминающих микросхем, он обнаружил закономерность: новые модели микросхем разрабатывались спустя более-менее одинаковые периоды - 18-24 месяца - после появления их предшественников, а ёмкость их при этом возрастала каждый раз примерно вдвое. Если такая тенденция продолжится, заключил Мур, то мощность вычислительных устройств экспоненциально возрастёт на протяжении относительно короткого промежутка времени.
Использование наночастиц в качестве проводов, соединяющих транзисторы в чипе, без уменьшения размеров самих транзисторов, предложенное HP, должно существенно повысить плотность чипов и снизить их энергопотребление.
Реализация технологии ожидается в чипах программируемой логики FPGA (field-programmable gate array). HP предлагает использовать структуру переключателей, состоящую из наночастиц, располагаемых поверх комплементарных металло-оксидных полупроводников (КМОП) в соответствии с архитектурой, названной FPNI (field programmable nanowire interconnect).
При использовании FPNI все логические операции производятся в КМОП, а передача сигналов происходит по наноструктуре, располагаемой над слоем транзисторов. Поскольку в традиционных FPGA 80-90% транзисторов используются для разводки сигнала, использование нанопроводников способно существенно повысить плотность и эффективность чипа.
Модель чипа с FPNI, продемонстрированная создателями, использует нанопровода шириной всего в 15 нм, соединяющие 45-нм КМОП, которые будут технологически доступны к 2010 году. Дальнейшее развитие технологии предусматривает доведение толщины нанопроводов до 4,5 нм, что позволит при применении 45-нм транзисторов уменьшить размеры FPGA почти в 25(!) раз в сравнении с используемыми сегодня FPGA, состоящими полностью из КМОП.
Источник: Hewlett-Packard