Как полагает управляющий вице-президент и аналитик Gartner Гари Смит (Gary Smith), уже к моменту широкого перехода на 32-нм производственные нормы полупроводниковая отрасль может прийти к необходимости внедрения «строгих правил дизайна» (сокращенно RDR, restrictive design rules). Об этом Смит сообщил участникам международного симпозиума SEMI (Semiconductor Equipment and Materials International). По его словам, четыре из пяти крупных производителей полупроводниковых микросхем уже работает над RDR-правилами, в частности, над структурированными полупроводниковыми подложками, в которых чип создается из унифицированного массива логических ячеек.
Концепция RDR в чем-то схожа с концепцией микросхем программируемой логики (FPGA, field programmable grid array), и главным аргументов в пользу её внедрения является то, что регуляризованный массив логических ячеек производить проще, нежели микросхему, содержащую расположенные псевдослучайным образом элементы. Соответственно, RDR должна будет обеспечить лучший процент выхода годных чипов уже на первых этапах внедрения более тонких норм. Сообщается, что RDR-правила уже прошли испытание в 45-нм технологических процессах IBM.
Некоторые критики не преминули отметить, что RDR может стать фактором, ограничивающим творческую свободу разработчиков новых ИС и, в конечном счете, затормозить технический прогресс. Отвечая на эту критику, Smith сравнил сегодняшнюю ситуацию с 1970-ми, когда многие компании приняли на вооружение ASIC-модель, в то время как уникальные дизайны остались уделом немногих энтузиастов.
Источник не раскрывает, о каких еще производителях говорил г-н Смит и говорил ли о ком-либо, кроме IBM. Но об аналогичных инициативах два месяца назад говорила и AMD. Пока не известно, поддержит ли Intel идею внедрения строгих правил дизайна будущих микросхем – компания, как известно, чувствует себя весьма уверенно и готова переходить на 45-нм, а затем и 32-нм нормы без каких-либо проблем. Во всяком случае, так Intel утверждает последнее время.