Согласно известной поговорке, у кошки девять жизней. Проектируя архитектуру четырехъядерных процессоров, которые запланированы к выпуску уже в ближайшем будущем, специалисты AMD использовали такое же число блоков кэш-памяти в одном процессоре. При этом трехуровневая схема, как утверждается, позволяет достичь высокой эффективности, избежав прямого наращивания объема кэш-памяти «в лоб». Говоря словами российского полководца Александра Васильевича Суворова - не числом, а умением.
Как именно устроена кэш-память, становится понятно из рисунков.
Первый уровень (L1) образуют четыре блока объемом по 64 Кб. Каждое ядро работает со своим блоком независимо. Кэш-память первого уровня отличается максимальной скоростью работы – выборку данных обеспечивают два 128-разрядных канала, так что в течение каждого цикла обращения может быть выполнено две операции. Процент «попаданий» при обращении к L1 – примерно 95%, другими словами, большинство востребованной в конкретный момент времени информации находится здесь.
Второй уровень (L2), также независимый для каждого из четырех ядер, образуют блоки объемом по 512 Кб. С одной стороны, такой объем достаточен, чтобы соответствовать обычно используемому сегодня рабочему множеству страниц памяти, доступных процессу. С другой стороны, «закрепив» за каждым ядром свой собственный кэш L2, конструкторы легко обошли все сложности, свойственные архитектуре с разделяемой кэш-памятью второго уровня.
Наконец, третий уровень кэш-памяти (L3), по объему сравнимый с суммарным объемом всех блоков L2, доступен всем ядрам. Основными особенностями кэш-памяти L3 являются оптимизация под многоядерную архитектуру процессора, использование высокоэффективных встроенных контроллеров памяти, поддерживающих распространенные сегодня конфигурации оперативной памяти. В перспективе, кэш-память L3 может быть увеличена, как только в этом возникнет потребность.
Источник: AMD