Производственные дефекты и ошибки в процессе работы станут неотъемлемой частью электронных цепей, изготавливаемых при помощи нанотехнологии. Чтобы компенсировать их существование, исследователи при проектировании снабжают схемы функциями коррекции ошибок и заводских дефектов "на лету". В частности, эти вопросы исследуют в Технологическом институте Джорджии (Georgia Institute of Technology), в рамках программы, финансируемой военными и компанией Intel. Другая известная компания, Hewlett-Packard, недавно продемонстрировала чип, в котором использована стратегия общего резервирования (massive redundancy) и автоматического восстановления (automatic recovery), которая призвана скомпенсировать ошибки, возникающие на стадии производства в массиве памяти на базе наноэлементов.
Сотрудник исследовательского подразделения Hewlett-Packard, Стэн Вильямс (Stan Williams), считает, что избыточность - путь к решению проблемы заводских дефектов: "В будущем, производителям придется столкнуться с реальностью в виде дефектов в выпускаемых схемах. Используя архитектуру с избыточностью 50%, мы уверены, что сможем выпускать наносхемы с практически идеальным процентом выхода годных изделий, не смотря на то, что вероятность ошибки в каждом отдельном компоненте высока".
Чип, созданный в лабораториях Hewlett-Packard с применением нанотехнологии, содержит проводники шириной 15 нм. Расстояние между краями проводников равно 19 нм. Многослойная структура, половина элементов которой повернута под углом 90°, имеет плотность ячеек, соответствующую плотности хранения данных 100 Гбит/кв.см. Исключение дефектных элементов возложено на алгоритм автоматического демультиплексирования, позаимствованный из теории кодирования.
Специалисты HP предсказывают появление коммерческих продуктов, использующих разрабатываемую технологию, в течение шести или семи ближайших лет.
Источник: EE Times