Компания Silicon Image сообщает о выпуске нового поколения SerDes (Serializer/Deserializer) решений — MSLPhy, способных преобразовывать параллельный код в последовательный и наоборот с пропускной способностью от 1,5 до 6,0 Гбит/с. Анонс технологии MSLPhy компания приурочила к выпуску на рынок SiI 4723 — контроллера SATA, поддерживающего пропускную способность 3 Гбит/с и RAID.
Технология MSLPhy позиционируется компанией как недорогое решение для систем хранения данных, в том числе поддерживающих интерфейсы Serial ATA (SATA) и Serial Attached SCSI.
MSLPhy SerDes обеспечивает высокоскоростную связь типа точка-точка между устройствами, решения на этой технологии будут выполнены по архитектуре Multi-layer Serial Link (MSL). Архитектура MSL включает в себя "физический слой" (physical layer), "логический слой" (coding layer) и "слой протокола" (protocol layer) — подразумевается, что все слои будут располагаться на одном полупроводниковом чипе, выполненном с соблюдением норм 0,13-мкм технологического процесса по технологии КМОП (CMOS).
Стоит также отметить, что решения Silicon Image для интерфейсов DVI (Digital Video Interface) и HDMI (High-Definition Multimedia Interface), 2 Гбит/с SerDes для оптоволоконной связи (Fibre Channel),1,5 Гбит/с и 3 Гбит/с Serial ATA решения также построены на базе архитектуры MSL. В настоящее время доступны лишь прототипы решений, поддерживающих MSLPhy, которые демонстрируются в ходе проходящего в эти дни IDF. Как ожидается, пробные экземпляры микросхем будут готовы во втором квартале 2006 года, сама технология доступна для лицензирования уже сейчас и может быть включена в дизайны систем-на-чипе (System on a Chip, SoC) и ASIC.