На начавшейся вчера конференции IEDM (International Electron Devices Meeting) Chartered, IBM, Infineon и Samsung рассказали о технологии производства полупроводниковых микросхем с соблюдением норм 65-нм технологического процесса, позволяющей добиться 35% улучшения производительности по сравнению с 90-нм технологиями.
Надо полагать, что разработка 65-нм технологии стала результатом соглашений, подписанных IBM с каждой из участвовавшей в разработке компанией по отдельности – с AMD, Chartered, Infineon и Samsung.
65-нм технология IBM «со товарищи» будет доступна в двух вариантах: базовом и экономичном (с малым энергопотреблением). По новой технологии будут выпускаться логические ИС, статическая оперативная память (SRAM), цифро-аналоговые микросхемы и встраиваемая память.
Если верить представленным данным, размер ячейки SRAM составляет от 0,51 до 0,682 кв. мкм, по новой технологии можно создавать до 10 слоев внутренних соединений, до 9 слоев медных проводников на low-k диэлектрике (с малой диэлектрической проницаемостью), в точности таком же, что IBM использует в 90-нм техпроцессе (Applied Materials).
Утверждается, что толщина затвора (plasma nitrided gate oxide) составляет 12,5 ангстрем, ток утечки в закрытом состоянии составляет от 0,5 до 50 нА (наноампер).