Прошедший день принес сразу два интересных сообщения, касающихся Microprocessor Forum. Во-первых, AMD представила некоторые детали своих двуядерных процессоров. По сообщению компании, двуядерные процессоры в ее исполнении будут построены на базе двух 64-разрядных ядер Opteron, объединенных друг с другом по схеме SMP (symmetric multiprocessing programming). Каждому ядру будет предоставлено по 1 Мб кэш-памяти второго уровня (L2).
Всего же в дизайне двуядерного Opteron насчитывается 205 млн. транзисторов, технологический процесс – 90 нм, SOI (silicon-on-insulator). Благодаря уменьшению норм техпроцесса размер кристалла будет примерно таким же, как у текущей версии 64-разрядных процессоров, а интерфейс – Socket 940. Заявленное энергопотребление – 95 Вт.
В новом, двуядерном процессоре AMD концепция интегрированного контроллера периферийных модулей (в частности, памяти), получит дальнейшее развитие в виде AMD Direct Connect Architecture. Процессорные ядра будут связаны с интерфейсом SRI (system request interface) и crossbar-коммутатором северного моста. Поддерживается три канала HyperTransport, имеется встроенный двухканальный 128-разрядный контроллер DDR-памяти. Также расширены алгоритмы предварительной выборки (pre-fetch) команд, добавлены 10 новых инструкций SSE3, три режима энергосбережения C1/C2/C3.
Второе интересное сообщение на Microprocessor Forum сделала VIA, заявив о планах представить свои 64-разрядные процессоры. Как и в случае с 32-разрядными решениями, 64-разрядные процессоры VIA будут ориентированы на нишу недорогих и экономичных систем. Важно отметить, что новые процессоры VIA не будут больше совместимы с шиной Intel Pentium 3, а будут использовать интерфейс «VIA bus».
Из прочих деталей сообщается, что 64-разрядные процессоры VIA будут оснащены новыми сопроцессорами для вычисления с плавающей запятой (FPU), будут использовать 128-разрядную шину данных. Когда же именно новый 64-разрядный процессор VIA может быть выпущен на рынок, данных пока нет.