Сразу два пресс-релиза, касающиеся однотранзисторной SRAM (1T-SRAM) поступили от разработчика технологии, компании Monolithic System Technology (MoSys). Первый пресс-релиз касается 1T-SRAM-R с технологией коррекции ошибок Transparent Error Correction: известный контрактный производитель полупроводников, компания SMIC, начала выпуск микросхем с технологией 1T-SRAM-R с использованием норм 0.13-мкм техпроцесса.
Второе сообщение аналогичного содержания касается 1T-SRAM-Q («учетверенной плотности», Quad Density[1,2 кв.мм на Мбит]) и Chartered Semiconductor Manufacturing. Микросхемы памяти также выполнены с использованием 0,13-мкм технологии. В настоящее время компании заняты квалификацией готовых решений, которая находится на последней стадии. Завершение проверок, как отмечается в пресс-релизе, должно завершиться к концу третьего квартала 2004 года.
Как и 1T-SRAM-R, 1T-SRAM-Q характеризуется помимо всего прочего технологией TEC. В основе 1T-SRAM-Q лежит технология Folded Area Capacitor, позволяющая добиться при 0,14-мкм техпроцессе размера ячейки 0,57 квадратных микрона. К настоящему моменту MoSys и Chartered провели квалификацию 1T-SRAM-R, выпустив микросхемы, выполненные по 0,18 и 0,13-мкм техпроцессу и в настоящее время работают над реализацией 1T-SRAM-R с использованием 90-нм техпроцесса, совместно разработанного Сhartered и IBM.