К концу этого года на рынке микросхем программируемой логики появятся новые образцы CPLD (complex programmable logic device), разработанные североамериканской компанией Altera. Компания надеется, что CPLD-микросхемы, представленные на данный момент семейством MAX II, составят достойную конкуренцию FPGA (Field Programmable Grid Array).
CPLD-микросхемы MAX II были представлены в марте этого года, пробные образцы ожидаются на рынке с августа. MAX II ориентированы на рынки бытовой электроники, телекоммуникаций и мобильных устройств.
Как ожидается, микросхемы MAX II будут выпускаться на заводе TSMC по 0,18-мкм нормам, будут построены на архитектуре макроячеек (от 192 до 1700 макроячеек на одном чипе) и будут оснащены интегрированной флэш-памятью.