Как мы уже сообщали в самом начале этого года, иммерсионная литография с применением источников света длиной волны 193 нм предоставляет промышленникам ряд перспектив по масштабированию полупроводниковых микросхем – в частности, есть подтвержденное экспериментальными данными мнение, что с помощью иммерсионных 193-нм инструментов вполне можно выпускать чипы по нормам 35 нм. Однако поданным наших коллег из Silicon Strategies, тайваньская TSMC на предстоящем в июне симпозиуме VLSI Technology and Circuits должна будет представить о своих соображениях по поводу возможности использования 193-нм литографического оборудования для изготовления микросхем по 45-нм нормам. По сведениям источника, TSMC разработала технологию создания планарных транзисторов по технологии SOI (silicon-on-insulator, кремний на диэлектрике) с использованием 193-нм сканера с числовой апертурой 0,85.
Утверждается, что новый технологический процесс мало чем отличается от 65-нм SOI со слегка уменьшенным размером затвора и толщиной слоя полупроводника на изоляторе. По традиции, в качестве примера приводится созданная по новой технологии шеститранзисторная ячейка SRAM, размер которой составляет 0,296 кв. мкм. Что любопытно, в анонсе доклада TSMC ничего не говорится об использовании иммерсии, да и числовая апертура является характерной для «сухих» инструментов, так что, возможно, здесь обошлось без погружения полупроводника в воду. Из остальных изюминок технологии отметим планарность – не требуется трехмерных ухищрений (к примеру, finFET) и ставшее обычным использование техники «напряженного кремния» (создания механических напряжений в полупроводнике для улучшения подвижности носителей заряда). Длина транзистора составляет около 30 нм, напряжение питания от 0,6 В (для SRAM) до 0,85-1,0 В.
Тем временем на производственном фронте дела компании идут настолько хорошо, что TSMC вынуждена передать часть контрактов по выпуску чипов на 150-мм пластинах Mosel Vitelic на субподрядной основе. По всей видимости, начавшаяся еще в конце прошлого года перегрузка производственных мощностей, приведшая к одно-двухмесячным задержкам в отгрузке готовой продукции, начала компании надоедать. Отчасти, TSMC приходится компенсировать недостаточную производительность своего завода Fab 2 (в январе ожидалось, что его производительность составит 216000 150-мм пластин в месяц, но до сих пор удалось выполнить лишь 60% заказов). Mosel Vitelic будет выпускать микросхемы контроллеров ЖК-дисплеев и чипы стабилизации напряжения питания.
По материалам Silicon Strategies и The Digi Times