Шаги компании в литографии расставлены следующим образом (в хронологическом порядке): 90 нм - 2003, 65 нм - 2005, 45 нм - 2007. Кроме того, Intel делает особый акцент на технологиях упаковки чипов. Естественно, компания намекает на свою технологию BBUL, которая была анонсирована еще в октябре.
Напомним, что эта технология упаковки теоретически может выдерживать большие скорости, чем существующие упаковки, а также может поддерживать несколько чипов в одной упаковке, не прибегая к сложной технологии MCP (Multi-chip Package), использующейся сегодня.
И еще: для того, чтобы получить интегральный транзистор, способный работать на скоростях порядка 1 терагерца, по словам Intel, необходимо будет поменять материал для оксидного слоя затвора, который сможет снизить ток утечки на три порядка по сравнению с нитрированным оксидом кремния.
Необходимо также перейти на более продвинутые SOI технологии, как FD (fully depleted - полностью обедненный)-SOI, чтобы уменьшить рабочее напряжение.
Но вернемся к литографии. Как мы неоднократно повторяли, Intel после 157 нм сканеров надеется использовать EUV для достижения этих самых 65 и 45 нм во второй половине десятилетия.
Конечно, есть и другие, более или менее перспективные подходы к развитию полупроводниковой техники, однако авторитетность пути, выбранного Intel, даже после некоторых просчетов компании, все же велика. На "Локомотив индустрии" многие ориентируются и строят свои долговременные планы развития.
Источник: Silicon Strategies