На мероприятии IEEE International Electron Devices Meeting (IEDM 2008), которое пройдет с 15 по 17 декабря, корпорация Intel, как ожидается, представит свой 32-нм технологический процесс, предназначенный для выпуска высокопроизводительных микропроцессоров.
В тексте публикации, которая предваряет выступление Intel на IEDM, говорится, что в компании был успешно изготовлен 32-нм массив ячеек SRAM плотностью 291 Мбит. Размер одной ячейки массива равен 0,171 кв.мкм. В общей сложности, в массив вошло около двух миллиардов транзисторов.
Тестовый чип работал при напряжении 1,1 В на тактовой частоте 3,8 ГГц. В серийном производстве по нормам 32 нм Intel рассчитывает использовать иммерсионную литографию. Поставщиком соответствующего оборудования выступает компания Nikon.
В 32-нм техпроцессе используется технология металлических затворов и материалов с высокой диэлектрической постоянной (high-k/metal gate) второго поколения, «напряженный» кремний и девять диэлектрических слоев с малым значением диэлектрической постоянной (low-k).
Источник: EE Times