Пример записи карты программирования SPD для 64 MB-модуля (32Mx16) и 64MB ЕСС-модуля (32Mx18), 184pin PC600/PC800 DRDRAM RIMM с градациями (время доступа к строке, tRAC) -40/-45/-50/-53
Пример карты программирования SPD для DRDRAM DIMM | |||||
Байт | Назначение | Опция | Entry | HEX | |
0 | Номер текущей версии SPD | N/A | 2 | 02 | |
1 | Общее количество байт информации в микросхеме SPD | N/A | 256 | 08 | |
2 | Тип используемых микросхем памяти | N/A | DRDRAM | 01 | |
3 | Тип используемого модуля памяти | N/A | RIMM | 01 | |
4 | Количество адресных бит стоки и столбца каждой микросхемы | N/A | 9, 6 | 96 | |
5 | Количество адресных бит на банк и тип используемых банков | N/A | 16d, 4bit | 84 | |
6 | Количество одновременно регенерируемых банков микросхемы | N/A | 4 | 04 | |
7 | Длительность периода регенерации микросхем памяти в ms | N/A | 32 | 20 | |
8 | Используемая версия протокола RDRAM | N/A | 2 | 02 | |
9 | Поле конфигурации использования устройств смешанного типа | -LP no -LP |
1 tSCK | 03 01 |
|
10 | Минимальный интервал "Precharge-to-RAS" | -40-800 -45-800 -50-800 -45-600 -53-600 |
8cycles 8cycles 10cycles 6cycles 8cycles |
08 08 0A 06 06 |
|
11 | Минимальный интервал "RAS-to-Precharge" | -40-800 -45-800 -50-800 -45-600 -53-600 |
20cycles 20cycles 24cycles 16cycles 20cycles |
14 14 18 10 14 |
|
12 | Минимальный интервал "Activate-to-CAS" | -40-800 -45-800 -50-800 -45-600 -53-600 |
8cycles 10cycles 12cycles 6cycles 6cycles |
08 0A 0C 06 06 |
|
13 | Минимальный интервал "RAS-to-RAS" | -40-800 -45-800 -50-800 -45-600 -53-600 |
8cycles 8cycles 8cycles 8cycles 8cycles |
08 08 08 08 08 |
|
14 | Минимальный интервал "Precharge-to-Precharge" | -40-800 -45-800 -50-800 -45-600 -53-600 |
8cycles 8cycles 8cycles 8cycles 8cycles |
08 08 08 08 08 |
|
15 | Минимальная длительность tCYCLE для диапазона А | -40-800 -45-800 -50-800 -45-600 -53-600 |
2.43ns 2.43ns 2.43ns 3.33ns 3.33ns |
13 13 13 1A 1A |
|
16 | Максимальная длительность tCYCLE для диапазона А | -40-800 -45-800 -50-800 -45-600 -53-600 |
3.45ns 3.45ns 3.45ns 3.71ns 3.71ns |
1B 1B 1B 1E 1E |
|
17 | Диапазон значений tCDLY для диапазона А | -40-800 -45-800 -50-800 -45-600 -53-600 |
5-9 5-9 5-9 4-8 4-8 |
59 59 59 48 48 |
|
18 | Диапазон значений tCLS и tCAS для диапазона А | -40-800 -45-800 -50-800 -45-600 -53-600 |
tCLS=2 tCAS=2 |
AA AA AA AA AA |
|
19 | Минимальная длительность tCYCLE для диапазона B | N/A | 0 | 00 | |
20 | Максимальная длительность tCYCLE для диапазона B | N/A | 0 | 00 | |
21 | Диапазон значений tCDLY для диапазона B | N/A | 0 | 00 | |
22 | Диапазон значений tCLS и tCAS для диапазона B | N/A | 0 | 00 | |
23 | Минимальная длительность tCYCLE для диапазона C | N/A | 0 | 00 | |
24 | Максимальная длительность tCYCLE для диапазона C | N/A | 0 | 00 | |
25 | Диапазон значений tCDLY для диапазона C | N/A | 0 | 00 | |
26 | Диапазон значений tCLS и tCAS для диапазона C | N/A | 0 | 00 | |
27 | Минимальная длительность tCYCLE для диапазона D | N/A | 0 | 00 | |
28 | Максимальная длительность tCYCLE для диапазона D | N/A | 0 | 00 | |
29 | Диапазон значений tCDLY для диапазона D | N/A | 0 | 00 | |
30 | Диапазон значений tCLS и tCAS для диапазона D | N/A | 0 | 00 | |
31 | Максимальное время выхода из деактивации (PDN) в фазе А | N/A | 4µs | 04 | |
32 | Максимальное время выхода из деактивации (PDN) в фазе B | N/A | 9000cycles | 8D | |
33 | Максимальное время выхода из "дремоты" (NAP) в фазе А | N/A | 50ns | 32 | |
34 | Максимальное время выхода из "дремоты" (NAP) в фазе B | N/A | 40ns | 28 | |
35 | Максимальная и минимальная частоты функционирования микросхем (400MHz = 190h, 300MHz = 12Ch, 266MHz=10Ah) | -800 -600 |
1, 1 1, 1 |
11 11 |
|
36 | Максимальная частота функционирования микросхем памяти | -800 -600 |
2C 0A |
2C 0A |
|
37 | Минимальная частота функционирования микросхем памяти | -800 -600 |
90 2C |
90 2C |
|
38 | Зарезервировано по возможности ODF (OverDrive Factor) | N/A | N/A | 00 | |
39 | Максимальный интервал между операциями калибровки | N/A | 100ms | 64 | |
40 | Максимальный интервал между калибровкой температуры | N/A | 100ms | 64 | |
41 | Минимальный интервал динамики формирования команды проведения температурной калибровки | N/A | 150tCYCLE | 96 | |
42 | Максимальный интервал "RAS-to-Precharge" | N/A | 64µs | 40 | |
43 | Максимальное время пребывания микросхемы в режиме NAP | N/A | 10µs | 0A | |
44 | Описание тамингов ACTREFPT и PCHREFPT | N/A | 6, 6 tCYCLE | 66 | |
45 | Описание тамингов CPCHREFPT_DC и RDREFPT_DC | N/A | 5, 5 tCYCLE | 55 | |
46 | Описание тамингов RETREFPT_DC и WRREFPT_DC | N/A | 5, 13 tCYCLE | 5D | |
47-49 | Зарезервировано | N/A | 00 | ||
50 | Частота подачи строба доступа к строке (400MHz = 190h, 300MHz = 12Ch, 266MHz=10Ah), начало | -800 -600 |
01 01 |
01 01 |
|
51 | Частота подачи строба доступа к строке, продолжение | -800 -600 |
90 2C |
90 2C |
|
52 | Максимальная мощность на fMAX, fMIN и максимальное значение температуры микросхем, установленных на модуле памяти | -800 -600 |
0, 0, 100-64 0, 0, 100-64 |
24 24 |
|
53 | Наличие на модуле радиатора, температурного сенсора и температура на нем, когда Tj максимально | -800 -600 |
1, 100-64 1, 100-64 |
A4 A4 |
|
54 | Потребляемый ток в состоянии STBY на максимальной частоте (fIMAX) | -800 -600 |
101 90 |
65 5A |
|
55 | Потребляемый ток при средней нагрузке на максимальной частоте | -800 -600 |
148/2 125/2 |
4A 3F |
|
56 | Потребляемый ток при максимальной нагрузке на fIMAX | -800 -600 |
635/6 510/8 |
4F 3F |
|
57 | Потребляемый ток в состоянии STBY на минимальной частоте (fIMIN) | -800 -600 |
90 85 |
5A 55 |
|
58 | Потребляемый ток при средней нагрузке на минимальной частоте | -800 -600 |
125/2 115/2 |
3E 39 |
|
59 | Потребляемый ток при максимальной нагрузке на fIMIN | -800 -600 |
510/8 465/8 |
3F 3A |
|
60 | Потребляемый ток в режиме "дремоты" | -800 -600 |
4.2/0.128 4.2/0.128 |
20 20 |
|
61 | Зарезервировано для будущего параметра термоконтроля | N/A | N/A | 00 | |
62 | Зарезервировано для будущего параметра термоконтроля | N/A | N/A | 00 | |
63 | Контрольная сумма байт 0-62 | N/A | Checksum | kk | |
64 | Код производителя модуля памяти, согласно JEP106 | N/A | Micron | 2C | |
65-71 | Идентификационный код JEDEC по JEP106 (продолжение) | N/A | N/A | 00 | |
72 | Информация о производителе модуля | N/A | N/A | 00 | |
73-90 | Уникальный номер производителя модуля | N/A | N/A | 00 | |
91-92 | Код ревизии производителя модуля | N/A | N/A | 00 | |
93 | Год изготовления модуля | N/A | N/A | 00 | |
94 | Неделя изготовления модуля | N/A | N/A | 00 | |
95-98 | Серийный номер модуля | N/A | N/A | 00 | |
99 | Количество используемых микросхем памяти на модуле | N/A | 8 | 08 | |
100 | Ширина шины данных модуля памяти | x16 x18 |
16bit 18bit |
10 12 |
|
101 102 103 104 |
Уникальное управление микросхемами памяти, разрешающее их программирование в цикле инициализации | N/A | All 8 devices Enable | FF 00 00 00 |
|
105 | Напряжение питания и интерфейс питающего напряжения | N/A | 2.5V, 1.8V | 10 | |
106 | Допустимое отклонение напряжения питания | N/A | 5% DC 2% AC |
52 | |
107-113 | Зарезервировано | N/A | N/A | 00 | |
114 | Значение CDLY0/1 для значения tCDLY=3 | N/A | N/A | 00 | |
115 | Значение CDLY0/1 для значения tCDLY=4 | N/A | 2/0 | 20 | |
116 | Значение CDLY0/1 для значения tCDLY=5 | N/A | 3/0 | 30 | |
117 | Значение CDLY0/1 для значения tCDLY=6 | N/A | 3/1 | 31 | |
118 | Значение CDLY0/1 для значения tCDLY=7 | N/A | 3/2 | 32 | |
119 | Значение CDLY0/1 для значения tCDLY=8 | N/A | 4/2 | 42 | |
120 | Значение CDLY0/1 для значения tCDLY=9 | N/A | 5/2 | 52 | |
121 | Значение CDLY0/1 для значения tCDLY=10 | N/A | N/A | 00 | |
122 | Значение CDLY0/1 для значения tCDLY=11 | N/A | N/A | 00 | |
123 | Значение CDLY0/1 для значения tCDLY=12 | N/A | N/A | 00 | |
124 | Значение CDLY0/1 для значения tCDLY=13 | N/A | N/A | 00 | |
125 | Значение CDLY0/1 для значения tCDLY=14 | N/A | N/A | 00 | |
126 | Значение CDLY0/1 для значения tCDLY=15 | N/A | N/A | 00 | |
127 | Контрольная сумма байт 99-126 | N/A | Checksum | pp |
Примечание: | Значение контрольной суммы (сс/pp, байты 63/127) вычисляется по приводимому ранее алгоритму. |
Вернуться к статье
Дополнительно |
|