Arial Georgia Tahoma Times New Roman Verdana

Платформа ПК » Системная память

Пример записи карты программирования SPD для небуферизированного 128MB-модуля 32Mx64, 184pin DDR SDRAM DIMM с адресацией 12/10/2, использующего микросхемы памяти организации 8Mx8 с периодом синхросигнала 7ns (-262) и 7,5ns (-265)

Пример карты программирования SPD для DDR SDRAM DIMM

Байт

Наименование

Значение

HEX

Общий объем текущей информации, записанной в EEPROM

128Byte

Общее количество байт информации в микросхеме SPD

256Byte

Фундаментальный тип используемой памяти

DDR SDRAM

Общее количество адресных линий строки модуля

Общее количество адресных линий столбца модуля

Общее количество физических банков модуля памяти

Внешняя шина данных модуля памяти

64bit

Внешняя шина данных модуля памяти (продолжение)

N/A

Питающий интерфейс

SSTL 2.5V

Временной цикл с максимальной задержкой сигнала CAS#

-262

-265

7.0ns

7.5ns

Длительность задержки данных на выходе модуля с учетом CL=Х

-262

-265

7.5ns

Интерфейс модуля (None/Parity/ECC...)

Non-ECC

Тип и способ регенерации данных

SR/1x(15.625 µs)

Тип организации используемых микросхем памяти

Ширина шины данных ЕСС модуля

N/A

Минимальная задержка произвольного доступа к столбцу

Длительность передаваемых пакетов (BL)

2, 4, 8

Количество логических банков каждой микросхемы в модуле

Поддерживаемые длительности задержки сигнала CAS# (CL)

2, 2.5

Задержка выдачи сигналов выбора кристалла CS#

Задержка выдачи сигнала разрешения записи WE#

Специфические атрибуты модуля памяти

Unbuffered

Атрибуты общего порядка микросхемы памяти

General

Минимальный цикл CLX-1

-262

-265

7.5ns

10.0ns

Максимальное время доступа к данным с циклом CLX-1

-262

-265

7.0ns

7.5ns

Минимальный цикл CLX-2

N/A

Максимальное время доступа к данным с циклом CLX-2

N/A

Минимальное время регенерации данных в странице

20ns

Минимальная задержка между активизацией соседних строк

15ns

Минимальная задержка RAS-to-CAS

20ns

Минимальная длительность импульса сигнала RAS#

-262

-265

Емкость одного физического банка модуля памяти

128MB

Время установки адресов и команд перед подачей синхроимпульса

-262

-265

0.9ns

Время ожидания на входе после подачи синхроимпульса

-262

-265

0.9ns

Время установки данных на входе перед подачей синхроимпульса

-262

-265

0.5ns

0.6ns

Время ожидания данных на входе после подачи синхроимпульса

-262

-265

0.5ns

0.6ns

36-61

Зарезервировано по JEDEC JC42.5-97-119

N/A

Номер текущей версии SPD

Контрольная сумма байт 0-62

Checksum

Идентификационный код производителя по JEP106

Hyundai

65-71

Идентификационный код JEDEC по JEP106 (продолжение)

N/A

Информация о производителе модуля

N/A

73-90

Уникальный номер производителя модуля

N/A

91-92

Код ревизии (версии) модуля

N/A

93-94

Дата производства модуля

N/A

95-98

Основной серийный номер модуля

N/A

99-125

Специфические данные производителя модуля

N/A

126

Фактическая рабочая частота модуля

N/A

127

Атрибуты поддержки частоты функционирования модуля

ALL

128-255

Пустые байты для необходимой дополнительной информации

N/A

Примечание:

Значение контрольной суммы (сс, байт 63) вычисляется по приводимому ранее алгоритму.

Вернуться к статье

30 октября 2001 г., дополнено 30 июля 2002 г.

Максим Лень

Дополнительно

SPD: схема последовательного детектирования Пример записи карты программирования SPD для небуферизированного 128MB-модуля 32Mx64, 184pin DDR SDRAM DIMM с адресацией 12/10/2, использующего микросхемы памяти организации 8Mx8 с периодом синхросигнала 7ns (-262) и 7.5ns (-265)

Пример записи карты программирования SPD для небуферизированного 128MB-модуля 32Mx64, 184pin DDR SDRAM DIMM с адресацией 12/10/2, использующего микросхемы памяти организации 8Mx8 с периодом синхросигнала 7ns (-262) и 7,5ns (-265)

Пример карты программирования SPD для DDR SDRAM DIMM

Байт

Наименование

Значение

HEX

Общий объем текущей информации, записанной в EEPROM

128Byte

Общее количество байт информации в микросхеме SPD

256Byte

Фундаментальный тип используемой памяти

DDR SDRAM

Общее количество адресных линий строки модуля

Общее количество адресных линий столбца модуля

Общее количество физических банков модуля памяти

Внешняя шина данных модуля памяти

64bit

Внешняя шина данных модуля памяти (продолжение)

N/A

Питающий интерфейс

SSTL 2.5V

Временной цикл с максимальной задержкой сигнала CAS#

-262

-265

7.0ns

7.5ns

Длительность задержки данных на выходе модуля с учетом CL=Х

-262

-265

7.5ns

Интерфейс модуля (None/Parity/ECC...)

Non-ECC

Тип и способ регенерации данных

SR/1x(15.625 µs)

Тип организации используемых микросхем памяти

Ширина шины данных ЕСС модуля

N/A

Минимальная задержка произвольного доступа к столбцу

Длительность передаваемых пакетов (BL)

2, 4, 8

Количество логических банков каждой микросхемы в модуле

Поддерживаемые длительности задержки сигнала CAS# (CL)

2, 2.5

Задержка выдачи сигналов выбора кристалла CS#

Задержка выдачи сигнала разрешения записи WE#

Специфические атрибуты модуля памяти

Unbuffered

Атрибуты общего порядка микросхемы памяти

General

Минимальный цикл CLX-1

-262

-265

7.5ns

10.0ns

Максимальное время доступа к данным с циклом CLX-1

-262

-265

7.0ns

7.5ns

Минимальный цикл CLX-2

N/A

Максимальное время доступа к данным с циклом CLX-2

N/A

Минимальное время регенерации данных в странице

20ns

Минимальная задержка между активизацией соседних строк

15ns

Минимальная задержка RAS-to-CAS

20ns

Минимальная длительность импульса сигнала RAS#

-262

-265

Емкость одного физического банка модуля памяти

128MB

Время установки адресов и команд перед подачей синхроимпульса

-262

-265

0.9ns

Время ожидания на входе после подачи синхроимпульса

-262

-265

0.9ns

Время установки данных на входе перед подачей синхроимпульса

-262

-265

0.5ns

0.6ns

Время ожидания данных на входе после подачи синхроимпульса

-262

-265

0.5ns

0.6ns

36-61

Зарезервировано по JEDEC JC42.5-97-119

N/A

Номер текущей версии SPD

Контрольная сумма байт 0-62

Checksum

Идентификационный код производителя по JEP106

Hyundai

65-71

Идентификационный код JEDEC по JEP106 (продолжение)

N/A

Информация о производителе модуля

N/A

73-90

Уникальный номер производителя модуля

N/A

91-92

Код ревизии (версии) модуля

N/A

93-94

Дата производства модуля

N/A

95-98

Основной серийный номер модуля

N/A

99-125

Специфические данные производителя модуля

N/A

126

Фактическая рабочая частота модуля

N/A

127

Атрибуты поддержки частоты функционирования модуля

ALL

128-255

Пустые байты для необходимой дополнительной информации

N/A

Примечание:

Значение контрольной суммы (сс, байт 63) вычисляется по приводимому ранее алгоритму.

Вернуться к статье

30 октября 2001 г., дополнено 30 июля 2002 г.

Максим Лень

Вернуться к статье

Вернуться к статье

iXBT Brand 2025