Пример записи карты программирования SPD для небуферизированного 32MB-модуля 4Mx64 168pin PC-100 ESDRAM DIMM и 32MB-модуля 4Mx64, 168pin PC-133 ESDRAM DIMM со схемой адресацией 11/9/2, использующих приборы памяти организации 2Mx8


Пример карты программирования SPD для ESDRAM DIMM
Байт Наименование Значение HEX
0 Общий объем текущей информации, записанной в EEPROM 128Byte 80
1 Общее количество байт информации в микросхеме SPD 256Byte 08
2 Фундаментальный тип используемой памяти SDRAM 04
3 Общее количество адресных линий строки модуля 11 0B
4 Общее количество адресных линий столбца модуля 9 09
5 Общее количество физических банков модуля памяти 2 02
6 Внешняя шина данных модуля памяти 64bit 40
7 Внешняя шина данных модуля памяти (продолжение) N/A 00
8 Питающий интерфейс LVTTL 01
9 Временной цикл с максимальной задержкой сигнала CAS#
-7.5
-10
7.5
10
75
A0
10 Длительность задержки данных на выходе модуля с учетом CL=Х
-7.5
-10
4.5
5.0
45
50
11 Интерфейс модуля (None/Parity/ECC...) Non-Parity 00
12 Тип и способ регенерации данных SR/2x(31.25 µs) 83
13 Тип организации используемых микросхем памяти x8 08
14 Ширина шины данных ЕСС модуля N/A 00
15 Минимальная задержка произвольного доступа к столбцу 1CLK 01
16 Длительность передаваемых пакетов (BL) 1, 2, 4, 8, Full Page 8F
17 Количество логических банков каждой микросхемы в модуле 2 02
18 Поддерживаемые длительности задержки сигнала CAS# (CL) 1, 2, 3 07
19 Задержка выдачи сигналов выбора кристалла CS# 0 01
20 Задержка выдачи сигнала разрешения записи WE# 0 01
21 Специфические атрибуты модуля памяти Unbuffered 00
22 Атрибуты общего порядка микросхемы памяти Early RAS, Prcg, All, ±10% VDD 07
23 Минимальный цикл CLX-1
-7.5
-10
7.5ns
10.0ns
75
A0
24 Максимальное время доступа к данным с циклом CLX-1
-7.5
-10
4.5ns
5.0ns
45
50
25 Минимальный цикл CLX-2
-7.5
-10
15.0ns
20.0ns
3C
50
26 Максимальное время доступа к данным с циклом CLX-2
-7.5
-10
12.0ns
15.0ns
30
3C
27 Минимальное время регенерации данных в странице
-7.5
-10
15ns
20ns
0F
14
28 Минимальная задержка между активизацией соседних строк
-7.5
-10
15ns
20ns
0F
14
29 Минимальная задержка RAS-to-CAS
-7.5
-10
15ns
20ns
0F
14
30 Минимальная длительность импульса сигнала RAS#
-7.5
-10
23ns
30ns
17
1E
31 Емкость одного физического банка модуля памяти 16MB 04
32 Время установки адресов и команд перед подачей синхроимпульса 2.0ns 20
33 Время ожидания на входе после подачи синхроимпульса 1.0ns 10
34 Время установки данных на входе перед подачей синхроимпульса 2.0ns 20
35 Время ожидания данных на входе после подачи синхроимпульса 1.0ns 10
36-59 Зарезервировано по JEDEC JC42.5-97-119 N/A 00
60 Специфические атрибуты микросхемы ESDRAM Support CL1 02
61 Дополнительная информация о микросхеме ESDRAM ESDRAM 01
62 Номер текущей версии SPD 1.2 12
63 Контрольная сумма байт 0-62 Checksum cc
64 Идентификационный код производителя по JEP106 EMS 7F
65 Идентификационный код JEDEC по JEP106 (продолжение) EMS 32
66-71 Идентификационный код JEDEC по JEP106 (продолжение) EMS FF
72 Информация о производителе модуля N/A 00
73-90 Уникальный номер производителя модуля N/A 00
91-92 Код ревизии (версии) модуля N/A 00
93-94 Дата производства модуля N/A 00
95-98 Основной серийный номер модуля N/A 00
99-125 Специфические данные производителя модуля N/A 00
126 Фактическая рабочая частота модуля 100MHz 64
127 Атрибуты поддержки частоты функционирования модуля ALL FF
128-255 Пустые байты для необходимой дополнительной информации N/A 00
Примечание: Значение контрольной суммы (сс, байт 63) вычисляется по приводимому ранее алгоритму.

Вернуться к статье





Дополнительно

ВИКТОРИНА SAMSUNG

Какова была диагональ первого чёрно-белого телевизора, выпущенного компанией Samsung?