Пример записи карты программирования SPD для 1024MB ЕСС-модуля 128Mx72 168pin Registered SDRAM DIMM с адресацией 13/11/2, использующего микросхемы памяти организации 128Mx4


Пример карты программирования SPD для SDRAM Registered DIMM
Байт Наименование Значение HEX
0 Общий объем текущей информации, записанной в EEPROM 128Byte 80
1 Общее количество байт информации в микросхеме SPD 256Byte 08
2 Фундаментальный тип используемой памяти SDRAM 04
3 Общее количество адресных линий строки модуля 13 0D
4 Общее количество адресных линий столбца модуля 11 0B
5 Общее количество физических банков модуля памяти 2 02
6 Внешняя шина данных модуля памяти 72bit 48
7 Внешняя шина данных модуля памяти (продолжение) N/A 00
8 Питающий интерфейс LVTTL 01
9 Временной цикл с максимальной задержкой сигнала CAS# 7.5ns 75
10 Длительность задержки данных на выходе модуля с учетом CL=Х 5.4ns 54
11 Интерфейс модуля (None/Parity/ECC...) ECC 02
12 Тип и способ регенерации данных SR/0.5x(7.812µs) 82
13 Тип организации используемых микросхем памяти x4 04
14 Ширина шины данных ЕСС модуля x4 04
15 Минимальная задержка произвольного доступа к столбцу 1CLK 01
16 Длительность передаваемых пакетов (BL) 1, 2, 4, 8, Full Page 8F
17 Количество логических банков каждой микросхемы в модуле 4 04
18 Поддерживаемые длительности задержки сигнала CAS# (CL) 2, 3 06
19 Задержка выдачи сигналов выбора кристалла CS# 0 01
20 Задержка выдачи сигнала разрешения записи WE# 0 01
21 Специфические атрибуты модуля памяти Reg./Buff. + PLL 1F
22 Атрибуты общего порядка микросхемы памяти ±10% Vdd, Prcg. All 07
23 Минимальный цикл CLX-1 10.0ns A0
24 Максимальное время доступа к данным с циклом CLX-1 6.0ns 60
25 Минимальный цикл CLX-2 N/A 00
26 Максимальное время доступа к данным с циклом CLX-2 N/A 00
27 Минимальное время регенерации данных в странице 20.0ns 14
28 Минимальная задержка между активизацией соседних строк 15.0ns 0F
29 Минимальная задержка RAS-to-CAS 20.0ns 14
30 Минимальная длительность импульса сигнала RAS# 45.0ns 2D
31 Емкость одного физического банка модуля памяти 512MB 80
32 Время установки адресов и команд перед подачей синхроимпульса 1.5ns 15
33 Время ожидания на входе после подачи синхроимпульса 0.8ns 08
34 Время установки данных на входе перед подачей синхроимпульса 1.5ns 15
35 Время ожидания данных на входе после подачи синхроимпульса 0.8ns 08
36-61 Зарезервировано по JEDEC JC42.5-97-119 N/A 00
62 Номер текущей версии SPD 1.2 12
63 Контрольная сумма байт 0-62 Checksum cc
64 Идентификационный код производителя по JEP106 Infineon C1
65-71 Идентификационный код JEDEC по JEP106 (продолжение) N/A 00
72 Информация о производителе модуля N/A 00
73-90 Уникальный номер производителя модуля N/A 00
91-92 Код ревизии (версии) модуля N/A 00
93-94 Дата производства модуля N/A 00
95-98 Основной серийный номер модуля N/A 00
99-125 Специфические данные производителя модуля N/A 00
126 Фактическая рабочая частота модуля 100MHz 64
127 Атрибуты поддержки частоты функционирования модуля CLK0, CL3, CL2, AP 87
128-255 Пустые байты для необходимой дополнительной информации N/A 00
Примечание: Значение контрольной суммы (сс, байт 63) вычисляется по приводимому ранее алгоритму.

Вернуться к статье





Дополнительно

ВИКТОРИНА SAMSUNG

Какова была диагональ первого чёрно-белого телевизора, выпущенного компанией Samsung?