Приложение 1.

Содержимое микросхемы SPD модулей DIGMA DDR-400



Параметр Байт Значение Расшифровка
Фундаментальный тип памяти 2 07h DDR SDRAM
Общее количество адресных линий строки модуля 3 0Dh 13 (RA0-RA12)
Общее количество адресных линий столбца модуля 4 0Ah 10 (CA0-CA9)
Общее количество физических банков модуля памяти 5 02h 2 физических банка
Внешняя шина данных модуля памяти 6, 7 40h, 00h 64 бит
Уровень питающего напряжения 8 04h SSTL 2.5V
Минимальная длительность периода синхросигнала (tCK) при максимальной задержке CAS# (CL X) 9 50h 5.00 нс (200.0 МГц)
Тип конфигурации модуля 11 00h Non-ECC
Тип и способ регенерации данных 12 82h 7.8125 мс — 0.5x сокращенная саморегенерация
Ширина внешнего интерфейса шины данных (тип организации) используемых микросхем памяти 13 08h x8
Ширина внешнего интерфейса шины данных (тип организации) используемых микросхем памяти ECC-модуля 14 00h Не определено
Длительность передаваемых пакетов (BL) 16 0Eh BL = 2, 4, 8
Количество логических банков каждой микросхемы в модуле 17 04h 4
Поддерживаемые длительности задержки CAS# (CL) 18 08h CL = 2.5
Минимальная длительность периода синхросигнала (tCK) при уменьшенной задержке CAS# (CL X-0.5) 23 60h 6.00 нс (166.7 МГц)
Минимальная длительность периода синхросигнала (tCK) при уменьшенной задержке CAS# (CL X-1.0) 25 00h Не определено
Минимальное время подзарядки данных в строке (tRP) 27 3Ch 15.0 нс
3, CL = 2.5
Минимальная задержка между активизацией соседних строк (tRRD) 28 28h 10.0 нс
2, CL = 2.5
Минимальная задержка между RAS# и CAS# (tRCD) 29 3Ch 15.0 нс
3, CL = 2.5
Минимальная длительность импульса сигнала RAS# (tRAS) 30 28h 40.0 нс
8, CL = 2.5
Емкость одного физического банка модуля памяти 31 40h 256 МБ
Минимальное время цикла строки (tRC) 41 00h Не определено
Период между командами саморегенерации (tRFC) 42 00h Не определено
Максимальная длительность периода синхросигнала (tCKmax) 43 00h Не определено
Номер ревизии SPD 62 00h Ревизия 0.0
Контрольная сумма байт 0-62 63 7Ch 124 (верно)
Идентификационный код производителя по JEDEC (показаны только первые значимые байты) 64-71 00h Не определено
Part Number модуля 73-90 Не определено
Дата изготовления модуля 93-94 00h, 00h Не определено
Серийный номер модуля 95-98 00h, 00h,
00h, 00h
Не определено

Вернуться к статье





Дополнительно

Исследование основных характеристик модулей памяти DDR. Часть 2: Модули серии DIGMA DDR. Приложение 1. Содержимое микросхемы SPD модулей DIGMA DDR-400

Приложение 1.

Содержимое микросхемы SPD модулей DIGMA DDR-400


Параметр Байт Значение Расшифровка
Фундаментальный тип памяти 2 07h DDR SDRAM
Общее количество адресных линий строки модуля 3 0Dh 13 (RA0-RA12)
Общее количество адресных линий столбца модуля 4 0Ah 10 (CA0-CA9)
Общее количество физических банков модуля памяти 5 02h 2 физических банка
Внешняя шина данных модуля памяти 6, 7 40h, 00h 64 бит
Уровень питающего напряжения 8 04h SSTL 2.5V
Минимальная длительность периода синхросигнала (tCK) при максимальной задержке CAS# (CL X) 9 50h 5.00 нс (200.0 МГц)
Тип конфигурации модуля 11 00h Non-ECC
Тип и способ регенерации данных 12 82h 7.8125 мс — 0.5x сокращенная саморегенерация
Ширина внешнего интерфейса шины данных (тип организации) используемых микросхем памяти 13 08h x8
Ширина внешнего интерфейса шины данных (тип организации) используемых микросхем памяти ECC-модуля 14 00h Не определено
Длительность передаваемых пакетов (BL) 16 0Eh BL = 2, 4, 8
Количество логических банков каждой микросхемы в модуле 17 04h 4
Поддерживаемые длительности задержки CAS# (CL) 18 08h CL = 2.5
Минимальная длительность периода синхросигнала (tCK) при уменьшенной задержке CAS# (CL X-0.5) 23 60h 6.00 нс (166.7 МГц)
Минимальная длительность периода синхросигнала (tCK) при уменьшенной задержке CAS# (CL X-1.0) 25 00h Не определено
Минимальное время подзарядки данных в строке (tRP) 27 3Ch 15.0 нс
3, CL = 2.5
Минимальная задержка между активизацией соседних строк (tRRD) 28 28h 10.0 нс
2, CL = 2.5
Минимальная задержка между RAS# и CAS# (tRCD) 29 3Ch 15.0 нс
3, CL = 2.5
Минимальная длительность импульса сигнала RAS# (tRAS) 30 28h 40.0 нс
8, CL = 2.5
Емкость одного физического банка модуля памяти 31 40h 256 МБ
Минимальное время цикла строки (tRC) 41 00h Не определено
Период между командами саморегенерации (tRFC) 42 00h Не определено
Максимальная длительность периода синхросигнала (tCKmax) 43 00h Не определено
Номер ревизии SPD 62 00h Ревизия 0.0
Контрольная сумма байт 0-62 63 7Ch 124 (верно)
Идентификационный код производителя по JEDEC (показаны только первые значимые байты) 64-71 00h Не определено
Part Number модуля 73-90 Не определено
Дата изготовления модуля 93-94 00h, 00h Не определено
Серийный номер модуля 95-98 00h, 00h,
00h, 00h
Не определено

Вернуться к статье