Корпорация Toshiba разработала технологию объемной флэш-памяти типа MLC NAND под названием P-BiCS (Pipe-shaped Bit Cost Scalable), обеспечивающую хранение двух бит в одной ячейке.
В прототипе плотностью 32 Гбит в объемную структуру объединено 16 слоев ячеек памяти, изготовленных по нормам 60 нм. Размеры чипа равны 10,11 x 15,52 мм, а эффективная площадь ячейки, равная 0,00082 кв.мкм, меньше, чем у 32-нанометровой памяти типа NAND, которую компания начинает выпускать в текущем году.
По сути, P-BiCS является усовершенствованным вариантом технологии BiCS, которую Toshiba разрабатывает, начиная с 2007 года. В ее основе лежит формирование нескольких «этажей» ячеек памяти с чередующимися слоями пленок электродов (затворы) и диэлектрика. Специальные отверстия в слоях используются для интеграции каналов из поликристаллического кремния. По сравнению более ранней разработкой изменена конфигурация структур, что обеспечило хранение двух бит информации в каждой ячейке, и добавлена верификация данных на уровне массива ячеек.
Серийный выпуск ново памяти компания рассчитывает освоить в ближайшие два-три года. Необходимость в переходе к трехмерным структурам вызвана требованием повышения плотности памяти при одновременном исчерпании потенциала традиционной технологии.
Источник: Tech-On!