Как известно, группа PCI Special Interest Group (PCI SIG) недавно опубликовала черновые спецификации PCI Express 3.0, в которых, напомним, теоретическое максимальное значение пропускной способности выбрано равным 8 миллиардам пересылок в секунду (GigaTransfers per second, GT/s). Это вдвое превышает показатель PCI Express 2.0. Кроме того, спецификация PCI Express 3.0 должна стать первой версией межблочного соединения, в котором один из вариантов линейной компенсации с решающей обратной связью (Decision Feedback Equalization, DFE) будет использоваться, как в приемнике, так и в передатчике.
Есть мнение, что выбор линейной DFE не позволит без больших затрат поддерживать технологии нелинейной компенсации, используемые во многих стандартах 10G, включая CEI-6LR, 10Gbase-KR, XFI и CEI-12SR/LR. В этих условиях, отсутствие массовости, характерной для продуктов PCI Express, задержит развитие 10G. Если предположить, что ситуация будут исправлена в очередной ревизии стандарта, даже с учетом быстрого прогресса PCI Express, этого придется ждать несколько лет.
По словам Дональда Телиана, консультанта в области передачи сигналов, неблагоприятным для отрасли является отсутствие единого плана развития базовых технологий, таких, как последовательно-параллельное и параллельно-последовательное преобразование и компенсация. Это легко проследить на примере развития PCI Express. Как известно, спецификация 1.0 предусматривала максимальную скорость 2,5 GT/s, тогда как в телекоммуникационной отрасли (где рекомендации по стандартизации вырабатывает Международный союз телекоммуникаций (International Telecommunication Union, ITU)) уже использовалась скорость 3,125 GT/s. Когда в PCI Express с приходом версии 2.0 официально приняли скорость 5 GT/s, для телекоммуникационного оборудования она составляла 6,5 GT/s/ На очередном этапе для PCI Express, как известно, предложено значение 8 GT/s, а в «телекоме» закреплена скорость 10 GT/s. Это наглядная иллюстрация того, что для технологий ПК важна массовость оборудования, которую можно обеспечить снижением стоимости, а мир телекоммуникаций готов платить за высокую производительность.
В то же время, считает один из руководителей PCI SIG, указанную особенность не стоит воспринимать, как недостаток спецификации, как таковой, а в контексте эффекта, который она имеет для отрасли в целом. Среди производителей принято несколько стратегий реализации протокола физического уровня. Некоторые компании разрабатывают универсальные ядра, подходящие для нескольких решений, чтобы по максимуму использовать вложения в разработку. Другие создают специфические ядра для конкретных рынков, чтобы воспользоваться преимуществами оптимального дизайна с точки зрения энергопотребления и размеров кристалла. Отрасль достаточно велика, чтобы в ней нашлось место для обеих моделей.
Источник: EE Times