…по крайней мере, когда речь идет о памяти с коррекцией ошибок (ECC), разработанной в компании STMicroelectronics. Чипы новой памяти плотностью 4 Гбит должны скоро появиться на рынке.
Иметь средство коррекции ошибок в памяти, используемой для программ, совершенно необходимо: биты, "потерянные" при воспроизведении MP3, скорее всего, никто не заметит, а сбой памяти, в которой находится исполняемый код, скажем, программы сотового телефона, может привести к "зависанию".
В новой памяти использована архитектура "2 бита на ячейку" (2-bits/cell), которая отличается использованием для коррекции ошибок алгоритма Боуза-Чоудхури-Хоквенгема, или БХЧ (Bose-Chaudhuri-Hocquenghem, BCH).
Интеграция механизма контроля ошибок в чип памяти делает его работу "прозрачной" для пользователя. По данным STMicroelectronics, добавление ECC привело к увеличению площади чипа на 1,3 кв.мм, что оценивается, как очень хороший результат. Кроме того, выбранный подход позволил сохранить на высоком уровне скорость работы памяти. Как утверждает разработчик, 4-гигабитные чипы способны обеспечить производительность на уровне 40 Мб/с.
Пока архитектура "2 бита на ячейку" не является популярной в отрасли, но по оценке STMicroelectronics, этот тип архитектуры должен стать преобладающим в течение одного или двух лет. Подобная трансформация произошла в свое время с флэш-памятью типа NOR.
Источник: EE Times