Главная » Новости » 2005 » 11 » 29 29 ноября 2005

ISSCC: открывая ящик Пандоры

Как сообщает источник, на будущей конференции ISSCC (International Solid-State Circuits Conference, которая пройдет с 5 по 9 февраля) нас ожидает масса интересных сообщений. Причем подчеркивается, что немало внимания будет уделено скорости (именно скорости, а не параллельности) работы микропроцессоров и плотности интеграции. Однако, в фокусе конференции также станут такие экзотические пока технологии, как биологические или органические интегральные схемы.

Впрочем, в своем вступительном выступлении (прошу прощения за невольный каламбур) представители IBM собираются обосновать, что индустрии еще как минимум лет десять придется пользоваться КМОП-технологиями (КМОП – комплементарный металл-окисел-полупроводник). И хотя у этой ставшей уже «старой доброй» технологии есть масса проблем, мешающих дальнейшей миниатюризации (энергопотребление, вариации параметров и т. п.), в IBM уверены, что разработчики КМОП-технологий найдут способы (например, самонастраивающиеся ИС) их преодоления. В поддержку точки зрения IBM выступят представители Infineon и Sony.

Что касается разбросов параметров, то, например, для борьбы с ними Philips предлагает целую внутричиповую сеть из сенсоров, отслеживающих напряжение питания, локальную температуру и уровень сигнала. Компания планирует использовать эти данные для целей отладки производительности, однако, на базе такого подхода можно создавать самонастраивающиеся интегральные микросхемы.

Как уже было сказано выше, большое внимание будет уделено скорости работы микропроцессоров - Intel планирует рассказать о 9-ГГц целочисленном ядре Pentium 4 и 10,1-ГГц регистрах, созданных с соблюдением норм 65-нм технологического процесса. Однако, впервые в истории ISSCC, не будет представлено ни одного нового одноядерного процессора – в докладах сообщается о самых разнообразных решениях, от двухъядерных Xeon до 16-ядерных систем-на-чипе Cavium Networks.

Помимо уже упомянутой выше проблемы разброса параметров, многоядерность современных процессоров привела к тому, что на одном кристалле приходится интегрировать непомерное для одноядерных решений количество кэш-памяти, не говоря уже о том, что количество внутричиповых соединений также значительно выросло. Возросла и потребность в пропускной способности ввода/вывода. Например, Sun планирует интегрировать четыре контроллера DDR2 в 8-ядерный дизайн Sparc, а Fujitsu расскажет о дизайне контроллера последовательной шины с пропускной способностью 1,333-Гбит/с на канал.

Не будут забыты и новые технологии хранения данных, например, ПЗУ (ROM) на базе нитрида (NROM), разработанный Saifun Semiconductors, позволяющий хранить 4 бит данных в одной ячейке.

Наконец, будут представлены микропроцессоры, аналоговые интегральные схемы и статическая память (SRAM), выполненные на гибкой органической подложке – например, 13,56-МГц RFID-транспондер.

Источник: EE Times

16:52 29.11.2005
Оценить новость

Не работают комментарии или голосования? Читайте как почистить куки



ноябрь
Пн
Вт
Ср
Чт
Пт
Сб
Вс
2005

Нашли ошибку на сайте? Выделите текст и нажмите Shift+Enter

Код для блога бета

Выделите HTML-код в поле, скопируйте его в буфер и вставьте в свой блог.