Компании Hitachi и Elpida Memory предложили новую схему динамической оперативной памяти (DRAM), работающую на пониженном напряжении питания (0,4 В). В новинке используется элемент "сдвоенная ячейка", в которой один бит информации хранится в двух обычных ячейках, за счет чего увеличивается время хранения и скорость чтения и записи при низком напряжении питания. Эта технология является фундаментальной для разработок DRAM большой емкости, работающей на низковольтном питании и предназначенной для использования в мобильных устройствах следующего поколения.
К устройствам памяти, используемым в мобильных информационных устройствах, предъявляются два основных требования: высокая плотность хранения данных, способная обеспечить большой объем запоминающего устройства, и малое энергопотребление, помогающее увеличить время работы от одного заряда батареи.
В настоящее время, в сотовых телефонах функцию основной памяти, как правило, выполняет статическая память с произвольным доступом (SRAM). Ее преимуществом перед DRAM является отсутствие необходимости в постоянной регенерации. С другой стороны, SRAM нуждается в источнике питания сравнительно высокого напряжения и имеет меньшую плотность хранения данных. Память DRAM, напротив, обеспечивает высокую плотность и уже используется в некоторых мобильных устройствах. Более широкому применению DRAM препятствует проблема, заключающаяся в том, что время хранения данных сокращается, если напряжение для записи в ячейку памяти (напряжение на разрядной шине, bit-line voltage) понижено. Кроме того, для управления транзистором ячейки памяти необходимо высокое напряжение (напряжение числовой шины, word-line voltage).
Чтобы преодолеть эти проблемы, специалисты Hitachi и Elpida предложили новую схему DRAM, рассчитанную на низковольтное питание. Ее особенности:
1. Пониженное напряжение на разрядной шине.
Была применена схема сдвоенных ячеек, которая использует две обычных ячейки DRAM для хранения одного бита информации. Как выяснилось, напряжение разрядной шины может быть уменьшено при сохранении времени хранения на уровне обычной одиночной ячейки. Моделирование показало, что время хранения, характерное для отдельной ячейки при напряжении 1,0 В, может быть достигнуто при напряжении 0,4 В, и, таким образом, энергопотребление DRAM может быть уменьшено примерно на 60%.
2. Пониженное напряжение на числовой шине.
В обычном массиве DRAM для сохранения заряда, представляющего логическую "единицу" в конденсаторе ячейки памяти, требуется высокое напряжение на числовой шине. Поскольку при использовании сдвоенной ячейки заряд может быть разделен пополам, то и напряжение на числовой шине также может быть уменьшено. Результаты моделирования показали, что напряжение на числовой шине можно уменьшить с 3 В до 1,8 В, таким образом, потребление энергии в цепи управления может быть снижено примерно на 70%.
Результаты разработки были представлены на симпозиуме по VLSI, прошедшем в японском городе Киото.
Источник: PhysOrg