На проходящей в Анахайме (штат Калифорния) конференции DAC (Design Automation Conference) 2005 IBM представила два новых дизайна 65-нм ASIC (application-specific integrated circuits), один из которых является вариантом с пониженным энергопотреблением, предназначенным для рынка беспроводной связи и бытовой электроники.
Новые дизайны выполнены на базе технологии Cu-65 и подразумевают использование «напряженного» кремния, low-k (с малой диэлектрической проницаемостью) изоляторов, медных проводников. Cu-65, в свою очередь, построена на базе интеллектуальной собственности подразделения Artisan компании ARM, которая также принимает участие в создании 65-нм технологий. Утверждается, что ток утечки в микросхемах, выполненных по Cu-65, в 30 меньше, чем выполненных по 90-нм нормам. При этом быстродействие чипов возрастает на величину до 20%.
Это второе сообщение IBM о 65-нм нормах в этом году. Ранее, в ходе IEDM (International Electron Devices Meeting) Chartered, IBM, Infineon и Samsung сообщали о 65-нм технологическом процессе, позволяющем достичь прирост производительности в 35%. Кстати, на днях IBM также подписала соглашение с AMD о внедрении 65-нм норм в производство.
Представленные на конференции DAC 2005 дизайны IBM получили наименование Cu-65LP и Cu-65HP. Решения предназначены для создания экономичных (LP) и высокопроизводительных (HP) микропроцессоров.
Любопытным свойством Cu-65LP является подход "Voltage Island" – для разных уровней производительности чип может выбирать нужный уровень напряжения питания. Еще одной отличительной чертой новых дизайнов является статистический подход к синхронизации и оптимизации.
Cu-65 описывает семейство интерфейсов ввода/вывода, встроенную статическую и динамическую память (SRAM и DRAM), возможно использование микропроцессорных ядер PowerPC. Cu-65LP должен будет появиться в коммерческом доступе во втором квартале 2005 года. Появление Cu-65HP ожидается позднее в этом же году.