Компания STMicroelectronics анонсировала 256 Мбит микросхемы NOR-флэш, использующие архитектуру «2 бита на ячейке». M30L0R8000x0 является первой серией такой памяти. Также сообщается о том, что 512 Мбит компоненты сейчас находятся в разработке. Специально разработанная для выполнения высокоэффективного кода и хранения данных, 256 Мбит микросхемы должны найти себе широкое применение в мобильных телефонах, работающих в сетях 3G. Технология «2 бита на ячейке» позволяет эффективно удвоить плотность микросхем и при этом уменьшить их физические размеры. Память произведена по 0,13-микронной технологии, выполнена в корпусе TFBGA (Thin, Fine-Pitch Ball Grid Array) размером 8x10 мм и работает при стандартных 1,8 В. Новые микросхемы выполнены с использованием технологии MCP (Multi-Chip Package), в данном случае NOR-флэш объединена с SRAM и LPSDRAM.
Устройство имеет обратную совместимость на программном уровне с памятью «1 бит на ячейке», в то же время все операции, необходимые для технологии многоуровневых ячеек, выполняются аппаратно. Микросхемы имеют блочную архитектуру (16 Мбит банки) с реализованной схемой блокирования блоков. 15 банков памяти имеют организацию 16 block x 64 KWord, 16-й банк — банк параметров — содержит 15 основных блоков и 4 блока параметров. Блоки параметров расположены либо в начале (M30L0R8000T0), либо в конце (M30L0R8000B0) адресного пространства.
Время доступа при последовательном чтении в асинхронном режиме чтения страниц составляет 20 нс, частота работы в синхронном режиме — 66 МГц. Мультибанковая архитектура M30L0R8000x0 позволяет выполнять также двойные операции (возможно одновременное чтение данных из одного банка во время удаления или программирования другого без какой-либо временной задержки). Каждый блок может быть удален отдельно; удаление может быть приостановлено из-за выполнения операции чтения или программирования другого блока, а затем продолжено; программирование может быть приостановлено для осуществления чтения данных из любого места адресного пространства памяти, кроме программируемого в данный момент. Количество циклов перезаписи для каждого блока — 100 тысяч. Технология BEFP (Buffer Enhanced Factory Programming) обеспечивает высокоскоростное программирование 10 микросекунд/слово, используя напряжение 9 В.
Набор команд памяти является постоянным и соответствует протоколу JEDEC Common Flash Interface (CFI), который подтверждает совместимость между разными типами памяти. Безопасность работы с памятью обеспечивает 64-битный уникальный номер устройства, запрограммированный при производстве и 2112-битную единожды программируемую пользователем ячейку (One-Time-Programmable cell). Для снижения энергопотребления устройство оснащено автоматическим переходом в режим в ожидания при неактивности шины в течение операций асинхронного чтения.