Как сообщает источник, Toshiba разработала ряд технологий, позволяющих продлить жизнь технологическим процессам КМОП (CMOS, complimentary metal-oxide-semiconductor) вплоть до норм 22 нм, переход на которые, согласно опубликованным в конце прошлого годам прогнозам ITRS (International Technology Roadmap for Semiconductors), должен будет состояться к 2016 году. Это отчасти противоречит предсказанию ITRS о том, что планарные КМОП-технологии должны бы уже себя изжить (не зря многие ведущие производители полупроводниковых микросхем ищут способы создания трехмерных элементов).
По словам Toshiba, инженерам компании удалось разработать КМОП-транзистор с длиной затвора всего 10 нм, что соответствует требованиям 22-нм технологического процесса по версии ITRS. При этом это практически тот же самый планарный КМОП-процесс, что используется вот уже в течение более 20 лет.
Как известно, достижение 10 нм не является самоцелью, и Toshiba – не первая компания, которой удалось создать транзистор длиной 10 нм. Так как с уменьшением размеров элемента характеристики транзисторов ухудшаются, важно обеспечить высокие значения таких параметров, как, к примеру, пороговый ток и ток базы (в последней версии спецификаций технологических процессов ITRS – 0,03 мкА/мкм и 920 А/мкм, отношение должно составлять не менее 30667). И, как утверждает Toshiba, ей удалось достигнуть порогового тока 0,01 мкА/мкм, тока базы 790 А/мкм, что соответствует отношению в 79000, что даже больше, чем требуется спецификациями ITRS 2003.
И все же, в КМОП-технологии Toshiba есть несколько усовершенствований, направленных на улучшение характеристик транзисторов: приподнятая над уровнем подложки структура истока/стока, затвор из силицированного металла со слоем диэлектрика (оксинитрида SiON).