SST (Silicon Storage Technology) и Powerchip Semiconductor Corporation (PSC) сообщили о планах совместной разработки SuperFlash третьего поколения, чипы этого типа будут производиться с использованием норм 0,11-мкм технологии, в будущем же партнеры будут постепенно переходить на 90 и 65 – нм техпроцессы. Чипы SuperFlash нового поколения (NOR-архитектура) будут иметь, по словам инженеров SST, достаточно высокую плотность, чтобы, эту память можно было использовать для хранения данных в мобильных устройствах, где эта роль традиционно отводится NAND-флэш.
Первыми решениями, которые выпустят компании, станут 2 Гбит чипы, совместимые на уровне разводки контактов и по электрическим спецификациям с чипами с NAND-архитектурой. Разработка технологии будет завершена в течение 2004 года, серийное же производство 2 Гбит чипов начнется в 2005 году. Для выпуска чипов под марками SST и PSC (после приобретения лицензии) будут использоваться 300-мм линии тайваньского производителя DRAM.
К настоящему моменту SST не только сама использует SuperFlash как основу для своих новых разработок, например, Multi-Purpose Flash (MPF) для использования в Bluetooth-устройствах и устройств для беспроводных сетей, но и продала технологию крупным игрокам полупроводникового сектора, IBM, Motorola, NEC, Samsung, Toshiba и TSMC. С 1993 года эти компании поставили более 2,5 млрд. чипов на базе SuperFlash.
Первое поколение памяти было представлено в 1993 году, тогда линейка серийно выпускаемых чипов включала в себя решения плотностью от 256 Кбит до 16 Мбит. SuperFlash второго поколения была анонсирована в начале 2003 года; эта линейка представлена чипами плотностью до 256 Мбит. Новое, третье поколение SuperFlash, "охватит" плотности от 256 Мбит до 16 Гбит.